All node | FPGA 开发圈

MII2RGMII IP核使用设计举例

judy 在周一, 06/01/2020 - 15:52 提交

本例程将 PS 的 ETH1 通过 EMIO 方式引出，通过 EMIO 引出的 ETH 为 GMII 接口，将其与 GMII to RGMII IP 核连接后转换成 RGMII 接口，然后与外部子卡中的 88E1512 芯片连接。在 PS 端通过 SDK 自带的 lwip echo server 例程通过子卡，以 RJ45 电口与 PC 机实现 TCP 网络通信

【分享】Xilinx最新7nm器件Versal处理器列表，及Vitis能创建的模板软件工程

judy 在周一, 06/01/2020 - 11:20 提交

Xilinx的28nm、16nm SoC在业界应用非常广泛。最近也发布了7nm的SoC器件Versal VC1902和对应的开发板VCK190。Versal是新一代的异构计算平台，包含A72、R5、及内部管理用的CPU。Versal的软件开发工具是Vitis。

一文读懂时延敏感网络的调度整形机制

judy 在周一, 06/01/2020 - 11:01 提交

时延敏感网络（TSN, Time Sensitive Network）是指能保证时延敏感流的服务质量，实现低时延、低抖动和零丢包率的网络。时延敏感流可分为周期时延敏感流（PTS, Periodic Time Sensitive），比如工厂里的循环控制指令、同步信息，和非周期/零星时延敏感流(STS，Sporadic Time Sensitive)，比如事件告警信息。

【相机新玩法】PYNQ的散射成像相机 CC Cam

judy 在周一, 06/01/2020 - 10:45 提交

这一期我们将给大家带来的是第三届全国大学生FPGA创新设计竞赛特等奖作品——基于PYNQ的散射成像相机CC Cam。该作品由来自东南大学的陈欣玥，雷弈，刘可同学设计完成。她们的作品同样基于Xilinx的PYNQ开源软件框架，同时也使用Xilinx的高级综合工具HLS设计了加速算法IP核。

【下载】Alveo 加速卡开发白皮书 (中文版)

judy 在周五, 05/29/2020 - 16:10 提交

本文介绍如何利用赛灵思 Alveo 卡实现应用加速的简介，包括阐述基本架构方法、识别适用于加速的代码以及利用软件 API 以最有效的方式来管理存储器并充分发挥 Alveo 卡的强大作用。

【视频】Zynq UltraScale+ RFSoC 以及在有线电视接入远程 PHY 节点中的应用

judy 在周五, 05/29/2020 - 10:34 提交

本次网络研讨会概述了 Zynq UltraScale+ RFSoC 及其在有线电视接入远程 PHY 节点中的应用。我们将首先为世界上唯一集成模数转换器的硬件可编程片上系统提供技术概览，并提供关键性能指标。随后，我们将讨论其在远程 PHY 节点上的应用，该节点利用 Xilinx 合作伙伴 Calian SED 提供的关键 IP 块。