配置文件的自动化生成和管理
demi 在 周一, 02/24/2020 - 12:21 提交
Vivado相比与上一代开发工具ISE，一个巨大的提升就是全面支持Tcl脚本语言。由于全面支持Tcl脚本，所以可以利用Tcl来做一些好玩的事情。这里抛砖引玉，分享一点关于Vivado Tcl的使用小心得。
All node
【下载】Zynq UltraScale + MPSoC生产勘误表
demi 在 周一, 02/24/2020 - 10:26 提交
感谢您使用Zynq®UltraScale +™MPSoC系列进行设计。 尽管Xilinx尽了最大努力确保最高质量，但部分设备仍受到以下勘误表中所述限制的约束。
Vitis™ 工具入门级视频教程Ⅱ
demi 在 周一, 02/24/2020 - 09:40 提交
Vitis™是Xilinx推出的统一软件平台，可实现在 Xilinx 异构平台上开发嵌入式软件和加速应用，它由优化的 IP、工具、库、模型和示例设计组成，Vitis 以高效易用为设计理念，适用于在 Xilinx硬件平台上进行人工智能推断，使 Xilinx FPGA 和 ACAP 充分发挥人工智能计算加速的潜力。
当金融科技遇上 FPGA，解决时延问题 So easy！
demi 在 周五, 02/21/2020 - 14:01 提交
金融科技英译为 Fintech， 是 Financial Technology 的缩写，指通过利用各类科技手段创新传统金融行业所提供的产品和服务，提升效率并有效降低运营成本。近年来，众多金融技术公司相继推出基于 FPGA 的产品，在模型计算、高频交易等领域大放异彩。
FPGA时序约束之Vivado辅助工具
demi 在 周五, 02/21/2020 - 13:38 提交
我们讲的都是xdc文件的方式进行时序约束，Vivado中还提供了两种图形界面的方式，帮我们进行时序约束：时序约束编辑器（Edit Timing Constraints ）和时序约束向导（Constraints Wizard）。两者都可以在综合或实现后的Design中打开。
在线研讨会 | Vitis/Vitis AI 线上研讨会开始报名
demi 在 周五, 02/21/2020 - 10:03 提交
Vitis/Vitis AI 入门线上研讨会，开始报名啦！四节中文讲解，快速了解Xilinx统一软件平台，带您解锁全新开发体验！
Vitis™ 工具入门级视频教程
demi 在 周五, 02/21/2020 - 09:47 提交
Vitis™ AI开发环境是 Xilinx 的开发平台，适用于在 Xilinx 硬件平台（包括边缘器件和 Alveo 卡）上进行人工智能推断。它由优化的 IP、工具、库、模型和示例设计组成。Vitis AI 以高效易用为设计理念，可在 Xilinx FPGA 和 ACAP 上充分发挥人工智能加速的潜力。
【下载】Alveo U50数据中心加速卡数据表
demi 在 周四, 02/20/2020 - 13:48 提交
Xilinx®Alveo™U50数据中心加速卡是一种单插槽，薄型外形的被动冷却卡，其最高工作功率为75W。它支持PCIExpress®（PCIe®）Gen3 x16或双Gen4 x8，配备8 GB的高带宽内存（HBM2）和以太网联网功能。
上“云”全面加速，FPGA 如何拯救并解放 CPU ？
demi 在 周四, 02/20/2020 - 12:26 提交
以物联网、5G 为核心特征的数字化浪潮正席卷全球，由此带来的车联网、工业物联网、人工智能生物识别带来的海量异构化数据，以及高带宽、低时延等新业务个性化需求，让传统的通用服务器及存储架构不堪重负。
Xilinx ISV 看台 | 广策信息：一站式低延迟金融交易 — 行情加速和柜台系统
demi 在 周四, 02/20/2020 - 11:44 提交
今天我们要展示的是上海广策信息技术有限公司。其TacFeed和TacMars，目前已经遍布中国各大交易所，包括上交所、深交所、上期所、大商所以及CME等等。这些产品采用了硬件和软件结合的设计方法，大量采用了赛灵思软硬皆可编程的FPGA 自适应计算加速技术，致力于为客户节约每一个纳秒的延迟。