博客 | FPGA 开发圈

最酷的 FPGA 技术之一：DFX 实例精讲

在微秒内交换“硬件”：使用 AMD 的 FPGA 即可实现。该技术称为DFX(Dynamic Function Exchange)。

2024-09-09 | FPGA, DFX

【米联客-安路飞龙DR1-FPSOC】 UDP通信篇连载-02 MAC层程序设计

前面我们介绍了以太网的基本概念，及涉及的各层协议格式，接下来我们通过设计Verilog程序来实现以太网各个子层的功能

2024-09-06 | 米联客, 安路, FPSoC, UDP

FPGA数字信号处理基础 - 什么是频域?

今天，就让我们一同深入这个充满魅力的数字信号处理基础——频域世界。

2024-09-06 | FPGA, 数字信号处理, 频域

深度分析Intel为什么在 2015 年收购 Altera？现在又为什么抛弃Altera？

在写这篇文章时，我想了很多标题，但总感觉没有哪个能把文章的意思全都总结清楚的，所以我又起了副标题：断臂求生的Intel。

2024-09-05 | Intel, Altera

FPGA实现串口升级及MultiBoot(二)FPGA启动流程

这个系列开篇肯定要先了解FPGA的启动流程，试想一下：我想实现MultiBoot，那么我应该在什么时候开始升级，升级失败后FPGA进行了哪些操作

2024-09-04 | FPGA, Multiboot

基于FPGA的数字信号处理（1）--一文搞懂定点数

数字电路中，小数可以用两种形式来表示：「定点数」和「浮点数」。浮点数的内容我们下篇文章再讲，本文只讲定点数。

2024-09-03 | FPGA, 数字信号处理, 定点数

Altera FPGA与高速ADS4249和DAC3482的LVDS接口设计

本文以TI的ADS4249（ADC）和DAC3482（DAC）之间的接口为例，介绍Altera FPGA与ADC/DAC之间的DDR LVDS接口设计以及时序约束详细设计。

2024-09-03 | Altera, ADS4249, DAC3482, LVDS接口

Xilinx 7系列FPGA DDR3控制器——mig使用总结（性能）

说到DDR3的接口设计，有一个无法避开的问题，就是DDR3的读写性能，一方面需要一个好的设计来提升DDR3的读写性能

2024-09-02 | 7系列FPGA, DDR3控制器

FPGA数字信号处理基础 - 连续信号离散化与采样定理

今天，我们将一起探索数字信号处理基础中至关重要的两个概念：连续信号离散化与采样定理。

2024-09-02 | FPGA, 数字信号处理

FPGA与高速ADC LVDS数据接口设计考虑

本文描述了ADC和FPGA之间LVDS接口设计需要考虑的因素，包括LVDS数据标准、LVDS接口数据时序违例解决方法以及硬件设计要点

2024-08-30 | FPGA, ADC, LVDS

[米联客-安路飞龙DR1-FPSOC] UDP通信篇连载-01 以太网协议介绍

本文介绍了基于XILINX FPGA的米联客UDP协议栈的实现原理、内部逻辑、仿真测试、上板验证

2024-08-30 | 米联客, UDP, 安路, 以太网协议

FPGA数字信号处理基础 - 如何理解时域?

本文将以通俗易懂的方式，让大家深入了解数字信号处理基础中的时域概念。

2024-08-29 | FPGA, 数字信号处理, 时域

从Versal系列的产品形态看AMD FPGA的发展方向

随着数据量的爆炸性增长和计算需求的多样化，传统的“一刀切”式CPU已经难以满足所有应用的需求

2024-08-28 | Versal, FPGA, AMD

FPGA数字信号处理基础 - 什么是“信号”

在数字信号处理的奇妙世界里！“信号”是一切的基础，理解了信号，就相当于拿到了开启数字信号处理大门的钥匙。

2024-08-27 | FPGA, 数字信号处理

FPGA与高速ADC接口简介

本文介绍FPGA与高速ADC接口方式和标准以及JESD204与FPGA高速串行接口。

2024-08-27 | FPGA, ADC

精彩推荐

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

GTM chip to chip仿真

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

FPGA实现ISP CCM和3D LUT调色

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

VCK190 Versal CPM QDMA EP Design 使用Set_Up_Debug示例

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

基于7系列FPGA开发板的LCD1602驱动

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705