博客 | FPGA 开发圈

Verilog语法“+:”和“-:”怎么用?

Verilog语法+:和-:主要用于位选择，可以让代码更简洁。

2024-09-23 | Verilog

基于FPGA的数字信号处理（6）--定点数据的两种溢出处理模式：饱和（Saturate）和绕回（Wrap）

本文只讨论整数部分的溢出截位处理，小数部分的处理下篇文章再说。对整数的截位处理，实际上就是对溢出的处理

2024-09-20 | 数字信号处理, FPGA

【米联客-安路飞龙DR1-FPSOC】 UDP通信篇连载-05 ARP层程序设计

该层具有接收ARP请求、发送ARP回复，和发送ARP请求、接收ARP回复的功能，并将接收到的对端的地址信息存入cache中

2024-09-20 | 米联客, 安路, UDP

FCCM 2016关于FPGA的预测，有哪些已经被验证了？

这篇文章我们来看一下在FCCM 2016上，关于FPGA的预测的TOP11，我们现在以2024年的视角，回看这些预测，哪些已经被验证？哪些还没实现？

2024-09-18 | FCCM-2016, FPGA, 验证

基于FPGA的数字信号处理（5）--RTL运算的溢出与保护

为了使运算结果不错误溢出从而导致功能错误，我们应该对运算结果的位宽进行合理的扩展，使其在不浪费资源的情况下保证运算结果的正确性

2024-09-14 | FPGA, 数字信号处理, RTL运算

【米联客-安路飞龙DR1-FPSOC】 UDP通信篇连载-04 IP层程序设计

ICMP层数据和UDP层数据都要经过IP层打包或者解包，IP层主要功能为判断数据报文类型，进行IP首部校验，添加包头或者过滤包头，处理ICMP请求。

2024-09-14 | 米联客, 安路, FPSoC, UDP

基于FPGA的数字信号处理（4）--如何确定Verilog表达式的位宽

很多时候，Verilog中表达式的位宽都是被隐式确定的，即使你自己设计了位宽，它也是根据规则先确定位宽后，再扩展到你的设计位宽

2024-09-13 | FPGA, 数字信号处理, Verilog

1分钟快速掌握双向信号(inout信号)

今天，我们一起来探讨三态门的基本原理、在Verilog中的实现方式。

2024-09-12 | 三态门, Verilog

FPGA实现串口升级及MultiBoot（四)MultiBoot简介

我们在正常升级的过程（只使用一个位流文件），假如：（1）因为干扰通信模块收到了一个错误位；（2）或者烧写进FLASH时突然断电

2024-09-12 | FPGA, Multiboot

【米联客-安路飞龙DR1-FPSOC】 UDP通信篇连载-03 IP_ARP层程序设计

由于IP和ARP数据包送至MAC层要经过同一个通道，需要对发送的数据包类型进行判断和仲裁，这就需要额外增加一个IP_ARP层

2024-09-10 | 米联客, UDP, FPSoC, 安路

基于FPGA的数字信号处理（3）--如何确定Verilog表达式的符号

尽管signed语法的使用能带来很多便利，但同时也给表达式的符号确定带来了更多的不确定性。比如一个有符号数和一个无符号数的加法/乘法结果是有符号数还是无符号数？

2024-09-10 | FPGA, 数字信号处理, Verilog

FPGA实现串口升级及MultiBoot（三)FPGA启动加载方式

上一篇中介绍了FPGA的启动步骤，如图0 所示，今天这篇文章就要在上一篇文章基础上进行分支细化，首先我们先了解FPGA 启动加载的几种方式

2024-09-10 | FPGA, MultiBoot.

【FPGA数字信号处理】并行FIR滤波器

今天介绍一下并行 FIR 数字滤波器的原理以及实现。

2024-09-09 | FPGA, 数字信号处理, FIR滤波器

最酷的 FPGA 技术之一：DFX 实例精讲

在微秒内交换“硬件”：使用 AMD 的 FPGA 即可实现。该技术称为DFX(Dynamic Function Exchange)。

2024-09-09 | FPGA, DFX

【米联客-安路飞龙DR1-FPSOC】 UDP通信篇连载-02 MAC层程序设计

前面我们介绍了以太网的基本概念，及涉及的各层协议格式，接下来我们通过设计Verilog程序来实现以太网各个子层的功能

2024-09-06 | 米联客, 安路, FPSoC, UDP

精彩推荐

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

GTM chip to chip仿真

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

FPGA实现ISP CCM和3D LUT调色

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

VCK190 Versal CPM QDMA EP Design 使用Set_Up_Debug示例

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

基于7系列FPGA开发板的LCD1602驱动

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705