博客 | FPGA 开发圈

Vivado的Implementation都包含哪些步骤？

Vivado的Implementation主要有三大步： opt_design，会生成opt_desgin.dcp place_design，会生成place_design.dcp route_design，会生成route_design.dcp

2021-09-15 | Vivado

Vitis AI Library应用

Vitis AI提供两种应用例程，VART和Vitis AI Library，下文详细描述了Vitis AI Library中refinedet应用的实现过程。

2021-09-14 | Vitis-AI

Vitis AI修炼秘籍（4）——DPU IP的系统集成

Xilinx提供了一些基础的开发板平台内嵌在Vitis IDE中，用户可以直接从这些platform创建应用程序。但如果是自定义的板卡或者想要部署更多加速器IP、配置不同的性能，我们就需要创建完全自定义的硬件平台。本文介绍创建Vitis AI硬件平台的基本步骤。

2021-09-13 | Vitis-AI, DPU-IP

zynqmp单板通过ssh与虚拟机通信

将zynqmp单板和电脑主机通过网线连接到同一个交换机。单板和电脑上电后，打开虚拟机，将网络连接设置成桥接模式。进入虚拟机，查询虚拟机ip地址

2021-09-13 | Vitis-AI

Zynq-7000系列Quad-SPI I/O接口简介

I/O 信号可通过 MIO 引脚获得， Quad-SPI 控制器在共享或单独的总线配置中最多支持两个 SPI 闪存，控制器支持以多种配置运行

2021-09-13 | Zynq-7000

Vitis AI修炼秘籍（3）—— 开发板测试与Linux系统构建

经过前面的实验，我们已经基本摸清楚了Vitis IDE & Vivado的使用方法。在开始构建DPU与深度学习软件栈之前，我们先对我们拿到的开发板做个体检(硬件全面测试)，由于大部分深度学习软件框架都是运行在Linux, android或IOS等嵌入式系统上，因此测试完硬件后还需要搭建一个Linux系统以供后续开发使用。

2021-09-10 | Vitis-AI, Zynq

Ubuntu中安装python虚拟环境

Ubuntu中安装python虚拟环境

2021-09-09 | Ubuntu, python

Vitis AI修炼秘籍（2）——熟悉Vitis软件的使用之LED驱动

本篇笔记以点亮图中所有的LED为目的，回顾下Vivado的使用，并且开始了解Vitis的开发流程(原来开发环境为SDK)。

2021-09-07 | Vitis-AI, ZYNQ-7020

【科普】SOC、SOPC、MPSOC、RFSOC、SDSOC的概念及区别

SOC、SOPC、MPSOC、RFSOC、SDSOC的概念及区别

2021-09-07 | SDSoC

Vitis AI 编译dnndk应用

在Vitis AI library中的模型在自定义单板使用中，介绍了如何进行模型库编译，下一步要将模型加入到AI应用中进行编译，生成可执行文件。

2021-09-06 | Vitis-AI, DNNDK

Vitis AI修炼秘籍（1）——Vitis统一软件平台简介

本系列笔记旨在更深入的探索Vitis以及Vitis内部所使用到的技术，本系列主要针对深度学习部署进行探索，比如自定义自己的深度学习硬件平台，深度学习模型量化、模型编译、TVM自动调优，多DPU核异构系统的调度计算等等。

2021-09-06 | Vitis-AI

Vitis AI library中的模型在自定义单板使用

在Vitis AI设计中，构建模型是其中非常重要的一步。如果使用调用的模型库呢？

2021-09-03 | Vitis-AI

Vitis AI DPU代码分析

Vitis AI开发套件提供high-leve C++/Python APIs(VART)进行从云到边器件开发。对于边缘DPU，除了VART，还可以使用advanced low-level C++/Python APIs。

2021-09-02 | Vitis-AI, DPU

Vitis DPU加速设计流程总结

本文对vitis设计流程进行总结

2021-08-31 | Vitis-AI, AI推理

Xilinx 2020.1 MIG核读写DDR3内存，新建工程时配置MIG核的完整步骤

本文以XC7A35TFGG484-2这款芯片为例，采用米联客FPGA开发板，用MIG核驱动DDR3内存。FPGA外接的晶振大小为50MHz，DDR3内存的驱动频率（ddr3_ck_p和ddr3_ck_n）为400MHz。选用的DDR3内存型号为MT41K128M16，内存容量为256MB。

2021-08-31 | MIG, DDR3

精彩推荐

如何在KR260 starter kit上应用gmii2rgmii IP

很多客户希望在PL里把GMII接口转换为RGMII接口，这就会用到gmii2rgmii converter IP。经常看到客户在使用这个IP的过程中遇到一些问题，本文给出了基于KR260 starter kit板卡应用gmii2rgmii的范例。

FPGA软核生态全景对比：六大厂商工具解析与产业选型建议

本文将深度剖析当前六大主流FPGA厂商的软核开发工具及软核实现，帮助从业者在选型与应用中做出科学判断。

MPSoC A53 AMP模式配置

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式，让整个系统既能满足性能要求,也能满足实时性要求。

PetaLinux 先决条件第 2 部分：将自定义配方/层和程序包添加到根文件系统中

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。