新闻 | FPGA 开发圈

AI服务器市场稳步增长，非GPU服务器市场增速超2倍

IDC数据显示，2024上半年中国加速服务器市场规模达到50亿美元，同比2023上半年增长63%。其中GPU服务器依然占主导地位，达到43亿美元

2024-09-30 | AI服务器, 服务器

高云半导体助力汽车智能化发展

高云半导体此次携车规芯片及汽车应用方案亮相于AEIF 2024。

2024-09-30 | 高云半导体, 智能座舱, AEIF2024

Lisa Su最新采访，分享AI未来

苏姿丰于 8 月 2 日接受《时代》杂志采访时谈到了 AMD 的战略、人工智能的变革潜力以及如何让更多女性进入科技领域的领导岗位。

2024-09-30 | Lisa-Su, AI技术

FPGA可堪大算力？

AI催生的大算力为诸多处理器企业带来了实打实的营收，相比之下，面对AI这波红利，高端FPGA市场显得有些“落寞”。

2024-09-30 | FPGA, 大算力

快速部署原型验证：从子卡到调试的全方位优化

在原型验证过程中，"bring-up" 是一个关键阶段，涉及一系列操作，从硬件配置、基本功能验证到复杂系统的运行调试

2024-09-29 | 原型验证, 思尔芯, Prodigy, 首页推荐

从边缘到云，Altera以可扩展产品组合加快FPGA创新

Altera在年度开发者大会上公布了下一代能效与成本优化的Agilex™ 3 FPGA情况，并宣布针对Agilex 5 FPGA提供新的开发套件和软件支持

2024-09-29 | Altera, FPGA, Agilex-3

科通技术：引领AI算力供应链，赋能下一代数据中心

随着人工智能技术的飞速发展，数据中心的架构变得更加精细和复杂，这对网络的加速设计和数据处理能力提出了更高的标准

2024-09-29 | 科通, AI技术, 数据中心

持续深耕汽车领域，高云半导体AEC-Q100车规认证又添新成员

高云半导体自2019年发布第一颗FPGA车规芯片至今，在汽车市场持续发力，先后发布了10余颗车规芯片，逻辑容量从1K～138K

2024-09-29 | 高云半导体, AEC-Q100

FPGA赋能新能源汽车智能化

在汽车电子应用展中，紫光同创展示了车规FPGA芯片领域最新成果PGL25GA器件，该芯片已获AEC-Q100 Grade 2车规认证并上市发布

2024-09-27 | FPGA, 新能源汽车, 紫光同创

ALINX 国产化 FPGA 车载智能视频数据解决方案亮相第十一届汽车电子创新大会

该方案采用 ALINX 基于紫光同创 PG2K400 FPGA 芯片设计开发的 K401 核心板和 AXK401 开发板，可高效实现车载摄像头视频数据的采集与注入

2024-09-27 | ALINX, FPGA, Kosmo-2

Altera眼里的FPGA

就像十多年前一样，我们对数据中心三重混合系统的前景充满热情。我们坚信 CPU、GPU 和 FPGA 在复杂且高性能的系统中都有一席之地

2024-09-27 | Altera, FPGA

加速发展网络边缘人工智能

随着大型语言模型（LLM）和生成式AI的激增，行业正在努力解决这些基于云的AI应用处理大数据以及训练和部署高级AI模型所需的密集计算能力。

2024-09-26 | 人工智能, 边缘AI, 莱迪思, FPGA

深入解析Altera Agilex 3 FPGA系列：AI推理和安全特性引领嵌入式计算未来

Altera最新发布的Agilex 3 FPGA系列吸引了行业内广泛关注，这不仅是因为其出色的硬件设计，还在于它针对嵌入式应用提供了高效的AI推理支持和安全保障

2024-09-26 | Altera, Agilex-3, AI推理, 每日头条

国产容量新高度，合见工软发布数据中心级全场景硬件仿真平台UVHP

超大容量硬件仿真加速平台UVHP基于合见工软自主研发的新一代专有硬件仿真架构，采用先进的商用FPGA芯片、独创的高效能RTL综合工具UVSyn

2024-09-26 | 合见工软, 数据中心, 硬件仿真, UVHP

国内首发！合见工软推出创新商用级单系统先进原型验证平台

搭载AMD新一代超大自适应SoC——AMD Versal™ Premium VP1902 Adaptive SoC，采用先进工艺，整体设备性能提升两倍以上

2024-09-25 | 合见工软, 原型验证, PD-AS, VP1902, 首页推荐

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer