如何调试PCIE 中ATS 失效消息
judy 在 周四, 10/10/2024 - 17:23 提交
本文提供了针对 PCIe 系统中 ATS（地址翻译服务）失效消息问题 （ATS Invalidation message）的排查指南
PCIe
了解光纤传输 PCIe
judy 在 周四, 08/29/2024 - 15:36 提交
本文将深入探讨光纤传输 PCIe 领域，这一解决方案有望解决数据中心激增的带宽需求。我们将探讨资源限制、延迟挑战和能耗。
AMD Xilinx PCIe Host 配置空间访问流程
judy 在 周五, 08/23/2024 - 15:15 提交
AMD Xilinx的Versal器件中的PCIe IP，也可以作为PCIe Host。 AR76647 提供了相关驱动。
PCIe®标准演进历史
judy 在 周一, 07/29/2024 - 09:29 提交
本文则为大家简单介绍一下PCIe标准的演进历史以及各代PCIe标准之间的主要差异。
Xilinx FPGA PCIe IP核接口介绍——PCIe接口专栏(三)
judy 在 周四, 07/25/2024 - 09:46 提交
很多初学者刚开始看到PCIe IP文档时，不太懂Xilinx PCIe IP核主要的数据接口：CC、CQ、RQ、RC。本文主要就是对这些接口做详细的介绍，希望能答疑解惑。
如何使用配置管理接口配置PCIE的配置空间
judy 在 周五, 07/12/2024 - 16:50 提交
配置管理接口可用于客户对PCIE的配置空间进行读写，本篇blog主要介绍配置管理接口的使用方法及其验证。
AMD MPSoC PS PCIe作为EP与Host在异常状态下的工作情况
judy 在 周一, 07/08/2024 - 14:44 提交
正常情况下， PCIe EP和Host同时启动，Host给EP提供参考时钟，双方协商后建立PCIe链路。
PCIe 数据处理、光纤通信，ALINX 发布 FPGA 国产化新品 AXP203 开发板
judy 在 周五, 07/05/2024 - 14:38 提交
AXP203 是基于紫光同创 Logos-2 系列 FPGA 的综合型开发板，可用作高带宽存储和高速数据传输的应用设计。
PCIe 7.0，速度达到惊人的128 GT/s
judy 在 周二, 06/18/2024 - 09:22 提交
Cadence 在 PCI-SIG DevCon 2024 上展示了使用现成部件达到每秒 128 千兆传输 (GT/s) 的PCIe 7.0 连接。
CPM5 QDMA 的 Versal Tandem PCIe启动流程介绍
judy 在 周四, 05/16/2024 - 15:58 提交
本文将从硬件设计和驱动使用两个方面介绍基于CPM5 QDMA 的 Versal Tandem设计和 启动流程。