PCIe

Xilinx PCIe高速接口入门实战（一）

由 judy 提交于周四, 28 十一月 2024 - 09:54

本文对Xilinx 7 Series Intergrated Block for PCI Express PCIe硬核IP进行简要介绍

由 judy 提交于周四, 21 十一月 2024 - 16:25

PCIe（Peripheral Component Interconnect Express）作为一种高性能的点对点串行通信协议，提供了多种复位机制

本文提供了针对 PCIe 系统中 ATS（地址翻译服务）失效消息问题（ATS Invalidation message）的排查指南

本文将深入探讨光纤传输 PCIe 领域，这一解决方案有望解决数据中心激增的带宽需求。我们将探讨资源限制、延迟挑战和能耗。

AMD Xilinx的Versal器件中的PCIe IP，也可以作为PCIe Host。 AR76647 提供了相关驱动。

本文则为大家简单介绍一下PCIe标准的演进历史以及各代PCIe标准之间的主要差异。

由 judy 提交于周四, 25 七月 2024 - 09:46

很多初学者刚开始看到PCIe IP文档时，不太懂Xilinx PCIe IP核主要的数据接口：CC、CQ、RQ、RC。本文主要就是对这些接口做详细的介绍，希望能答疑解惑。

配置管理接口可用于客户对PCIE的配置空间进行读写，本篇blog主要介绍配置管理接口的使用方法及其验证。

正常情况下， PCIe EP和Host同时启动，Host给EP提供参考时钟，双方协商后建立PCIe链路。

AXP203 是基于紫光同创 Logos-2 系列 FPGA 的综合型开发板，可用作高带宽存储和高速数据传输的应用设计。