Vivado

本文介绍如何导出硬件平台, 并启动SDK开发应用程序及板级支持包(BSP)。

本文介绍如何在 vivado 开发教程(一) 创建新工程 的基础上, 使用IP集成器, 创建块设计。

本文主要介绍如何使用Vivado 开发套件创建硬件工程。

并不局限于Vivado一种EDA。头文件主要使用“文件包括”处理，所谓"文件包含"处理是一个源文件可以将另外一个源文件的全部内容包含进来，即将另外的文件包含到本文件之中。Verilog语言提供了`include命令用来实现"文件包含"的操作。

在vivado中 ,如何查看各个模块的资源占用情况呢？方法如下：

完成Implementation后，在Vivado IDE左侧的Flow Navigator点击Open Implemented Design，然后点击report_utilization。

由于Verilog/Vhdl没有计算exp指数函数的库函数，所以在开发过程中可利用cordic IP核做exp函数即e^x值；但前提要保证输入范围在（-pi/4—pi/4）。在cordic核中e^x = sinh + cosh所以在配置cordic时点选sinh and cosh即可 如下图

Vivado2017.2 中BRAM版本为 Block Memory Generator Specific Features 8.3。BRAM IP核包括有5种类型：Single-port RAM 单端口RAM，Simple Dual-port RAM 简单双端口RAM（A写数据B读数据）