Vivado

如何在Vivado 综合为 Verilog "include" 文件定义正确的路径。可使用以下方法定义包含文件的位置：

如何在 Vivado XSIM 中创建 .vcd 文件？以下为生成 .vcd 文件的步骤：

Vivado时序收敛技术（二）时序违例的根本原因及解决方法

由 judy 提交于周五, 8 十月 2021 - 09:58

本文整理自Xilinx公开课：Vivado时序收敛技术。有些知识在公开课中讲的并不是很细，因此我又对齐进行了整理，分为了几篇文章。

当从 Vivado 项目中的 IP 目录生成 IP 核时，似乎只能生成默认的行为仿真模型，而无法生成结构仿真模型。如何才能转换成结构模型？

运行“report_timing” 或 “report_timing_summary” 命令后，我注意到 WNS、TNS、WHS 和 THS。什么是 WNS、TNS、WHS 和 THS?

由 judy 提交于周二, 28 九月 2021 - 09:57

本文整理自Xilinx公开课：Vivado时序收敛技术。有些知识在公开课中讲的并不是很细，因此我又对齐进行了整理，分为了几篇文章。

在很多Vivado的高速接口的IP中，比如Ethernet、PCIe、SRIO的设置中，都会有个Shared Logic的页面。可能很多同学并没有很关注这个页面，直接默认设置就完事了。但其实这个页面的内容也是非常有用的，我们可以看到页面中有两个选择：

由 judy 提交于周三, 15 九月 2021 - 11:32

Vivado的Implementation主要有三大步：

opt_design，会生成opt_desgin.dcp

place_design，会生成place_design.dcp

route_design，会生成route_design.dcp

本文记录了Vivado®使用设计运行策略和单个实现命令进行放置和路由的实现功能。详细介绍了用于快速修改现有设计的增量编译流程，以及对信号路由路径进行精确控制的手动路由方法。

本篇博文中的分析是根据真实客户问题撰写的，该客户发现在现场出现罕见的比特翻转, 本篇博文旨在演示用于缩小根本原因范围以及修复此问题的部分调试技巧。