Vivado

Vivado 是赛灵思（Xilinx）公司推出的一款综合性的设计工具套件，用于 FPGA（现场可编程门阵列）和 SoC（系统级芯片）的设计、开发和验证。它提供了一系列功能强大的工具，帮助工程师在各种应用领域中实现高性能、低功耗的硬件设计。

【ZYNQ Ultrascale+ MPSOC FPGA教程】第九章Vivado下按键实验

judy 在 周一, 01/04/2021 - 10:13 提交

按键是FPGA设计当中最常用也是最简单的外设，本章通过按键检测实验，检测开发板的按键功能是否正常，并了解硬件描述语言和FPGA的具体关系，学习Vivado RTL ANALYSIS的使用。

Vivado 开发教程(四) 行为仿真

guanxiao_505740 在 周二, 12/29/2020 - 08:56 提交

本文介绍如何在教程(三)基础上, 关联ELF输出文件并使用vivado对系统进行行为仿真。

【ZYNQ Ultrascale+ MPSOC FPGA教程】第六章 FPGA片内RAM读写测试实验

judy 在 周一, 12/28/2020 - 09:30 提交

RAM是FPGA中常用的基础模块，可广泛用于缓存数据的情况，同样它也是ROM，FIFO的基础。本实验将为大家介绍如何使用FPGA内部的RAM以及程序对该RAM的数据读写操作。

Vivado 开发教程(三) 在SDK中创建应用工程

guanxiao_505740 在 周五, 12/25/2020 - 14:03 提交

本文介绍如何导出硬件平台, 并启动SDK开发应用程序及板级支持包(BSP)。

Vivado 开发教程(二) 使用IP集成器

guanxiao_505740 在 周四, 12/24/2020 - 09:42 提交

本文介绍如何在 vivado 开发教程(一) 创建新工程 的基础上, 使用IP集成器, 创建块设计。

Vivado 开发教程(一) 创建新硬件工程

guanxiao_505740 在 周一, 12/21/2020 - 14:45 提交

本文主要介绍如何使用Vivado 开发套件创建硬件工程。

【Vivado那些事】Vivado下头文件使用注意事项

judy 在 周四, 12/17/2020 - 11:17 提交

并不局限于Vivado一种EDA。头文件主要使用“文件包括”处理，所谓"文件包含"处理是一个源文件可以将另外一个源文件的全部内容包含进来，即将另外的文件包含到本文件之中。Verilog语言提供了`include命令用来实现"文件包含"的操作。

Vivado：查看各模块资源占用情况方法

joycha 在 周一, 12/14/2020 - 08:50 提交

在vivado中 ,如何查看各个模块的资源占用情况呢？方法如下：

【下载】Vivado设计套件用户指南：编程和调试

judy 在 周四, 12/03/2020 - 15:02 提交

Vivado设计套件用户指南：编程和调试

【Vivado那些事】Vivado下怎么查看各子模块的资源占用？

judy 在 周二, 12/01/2020 - 10:14 提交

完成Implementation后，在Vivado IDE左侧的Flow Navigator点击Open Implemented Design，然后点击report_utilization。