Vivado 开发教程(二) 使用IP集成器
guanxiao_505740 在 周四, 12/24/2020 - 09:42 提交
本文介绍如何在 vivado 开发教程(一) 创建新工程 的基础上, 使用IP集成器, 创建块设计。
Vivado 是赛灵思（Xilinx）公司推出的一款综合性的设计工具套件，用于 FPGA（现场可编程门阵列）和 SoC（系统级芯片）的设计、开发和验证。它提供了一系列功能强大的工具，帮助工程师在各种应用领域中实现高性能、低功耗的硬件设计。
Vivado
Vivado 开发教程(一) 创建新硬件工程
guanxiao_505740 在 周一, 12/21/2020 - 14:45 提交
本文主要介绍如何使用Vivado 开发套件创建硬件工程。
【Vivado那些事】Vivado下头文件使用注意事项
judy 在 周四, 12/17/2020 - 11:17 提交
并不局限于Vivado一种EDA。头文件主要使用“文件包括”处理，所谓"文件包含"处理是一个源文件可以将另外一个源文件的全部内容包含进来，即将另外的文件包含到本文件之中。Verilog语言提供了`include命令用来实现"文件包含"的操作。
Vivado：查看各模块资源占用情况方法
joycha 在 周一, 12/14/2020 - 08:50 提交
在vivado中 ,如何查看各个模块的资源占用情况呢？方法如下：
【下载】Vivado设计套件用户指南：编程和调试
judy 在 周四, 12/03/2020 - 15:02 提交
Vivado设计套件用户指南：编程和调试
【Vivado那些事】Vivado下怎么查看各子模块的资源占用？
judy 在 周二, 12/01/2020 - 10:14 提交
完成Implementation后，在Vivado IDE左侧的Flow Navigator点击Open Implemented Design，然后点击report_utilization。
Vivado中xilinx_courdic IP核(求exp指数函数)使用
guanxiao_505740 在 周五, 11/27/2020 - 08:52 提交
由于Verilog/Vhdl没有计算exp指数函数的库函数，所以在开发过程中可利用cordic IP核做exp函数即e^x值；但前提要保证输入范围在（-pi/4—pi/4）。在cordic核中e^x = sinh + cosh所以在配置cordic时点选sinh and cosh即可 如下图
Vivado中xilinx_BRAM IP核使用
guanxiao_505740 在 周二, 11/24/2020 - 09:00 提交
Vivado2017.2 中BRAM版本为 Block Memory Generator Specific Features 8.3。BRAM IP核包括有5种类型：Single-port RAM 单端口RAM，Simple Dual-port RAM 简单双端口RAM（A写数据B读数据）
【Vivado那些事】如何查找官网例程及如何使用官网例程
judy 在 周一, 11/23/2020 - 10:28 提交
有的时候需要查找一些官网的例程进行学习和参考，但是总感觉无从下手，今天就教大家怎么利用官网和Vivado的Documention进行相关的操作。
【Vivado 综合 】我们如何正式验证 Vivado 生成的网表？
judy 在 周一, 11/09/2020 - 09:26 提交
OneSpin 工具可验证综合和实现过程（即 RTL 和综合网表）中任意两个步骤之间的功能等效性。本答复记录涵盖有关 OneSpin 支持版本的详细信息，以及设置 OneSpin 以测试 Vivado 综合生成的网表的基本流程。