[FPGA IP系列] BRAM IP参数配置与使用示例
judy 在 周四, 11/09/2023 - 10:14 提交
本文将详细介绍Vivado中BRAM IP的配置方式和使用技巧
Vivado 是赛灵思（Xilinx）公司推出的一款综合性的设计工具套件，用于 FPGA（现场可编程门阵列）和 SoC（系统级芯片）的设计、开发和验证。它提供了一系列功能强大的工具，帮助工程师在各种应用领域中实现高性能、低功耗的硬件设计。
Vivado
Vivado编辑器乱码问题
matt z 在 周四, 11/02/2023 - 09:01 提交
我们在日常开发中经常使用sublime、vim、vs code等第三方的编辑器
AMD Vivado™ Design Suite 2023.2——新版本助力加速自适应 SoC 和 FPGA 产品设计
judy 在 周三, 11/01/2023 - 16:12 提交
详细介绍AMD最新发布的 Vivado Design Suite 2023.2
Vivado Design Suite 用户指南：编程和调试
judy 在 周二, 10/31/2023 - 16:26 提交
为硬件平台创建 PL IP 块、创建 PL 内核、功能仿真以及评估 AMD Vivado™ 时序收敛
多版本Vivado，怎么设置默认运行版本？
yangyf000 在 周二, 10/31/2023 - 15:10 提交
本文将介绍如何在运行xx.xpr文件时，设置默认运行的版本
【FIFO IP系列】FIFO IP参数配置与使用示例
judy 在 周四, 10/26/2023 - 17:47 提交
本文将详细介绍如何在Vivado中配置一个FIFO IP核
FPGA零基础学习之Vivado-VGA驱动设计
judy 在 周四, 10/26/2023 - 09:57 提交
VGA作为视频接口，具有分辨率高、显示速度快、颜色丰富等优点
Zynq 7000 SoC 或 7 系列 FPGA 隔离设计流程实验（Vivado 设计套件）
judy 在 周一, 10/23/2023 - 17:13 提交
本文介绍如何使用 AMD Vivado设计套件应用说明中的隔离设计流程 (IDF) 实现安全性或安全关键型设计
Vivado自定义IP核
judy 在 周四, 10/12/2023 - 09:58 提交
本文介绍了在Vivado中创建自定义IP核的步骤
Vivado中IP核的Core Container特性
judy 在 周二, 10/10/2023 - 09:25 提交
本文将介绍Vivado中XCI与XCIX文件以及如何使用Core Container打包IP核