Vivado

Vivado设计资源优化，查看各子模块资源占用的方法大全

由 judy 提交于周一, 4 九月 2023 - 09:13

本文介绍Vivado中如何进行FPGA设计资源优化以及查看各子模块资源占用的方法

Vivado约束添加方法：一文全面解析IO和时序约束

由 judy 提交于周五, 1 九月 2023 - 09:07

本文将介绍vivado中常见的设置约束方法

Vivado RTC实时时钟系统设计

由 judy 提交于周一, 28 八月 2023 - 10:19

我们一起学习一下RTC的驱动

Vivado EEPROM驱动设计

由 judy 提交于周五, 25 八月 2023 - 09:43

EEPROM是一种特殊形式的闪存，其应用通常是个人电脑中的电压来擦写和重编程

关于FPGA底层的思考：if-else的逻辑延迟一定比case大吗？

由 yangyf000 提交于周五, 18 八月 2023 - 09:00

如果case和if-else都是使用一个查找表实现的，那他们的延迟有区别吗？

Vivado-TLC5620驱动教程

由 judy 提交于周五, 4 八月 2023 - 10:16

在FPGA处理完数字信号之后，我们有些情况下是需要将数字信号转变为模拟信号再输出的

Vivado 仿真器和代码覆盖率

由 judy 提交于周四, 3 八月 2023 - 09:59

编写 HDL 通常是 FPGA 开发中耗时最少的部分，最具挑战性和最耗时的部分可能是验证

使用Vivado的Block Design详细步骤

由 yangyf000 提交于周一, 31 七月 2023 - 09:24

选择创建Block Design并命名，点击Add IP,并选择ZYNQ7

Vivado-TLC549驱动设计

由 judy 提交于周五, 28 七月 2023 - 09:47

在生活中，数模转换的例子到处可见。但是在我们做FPGA设计时

Vivado-UART驱动教程

由 judy 提交于周四, 27 七月 2023 - 09:22

UART即通用异步收发器，是一种通用串行数据总线，用于异步通信