Vivado 202x - Versal 时钟校准去歪斜的时序问题
judy 在 周三, 04/12/2023 - 09:50 提交
使用“时钟校准去歪斜”时，在 Vivado 中会显示下列消息以指明是否启用该功能特性
Vivado 是赛灵思（Xilinx）公司推出的一款综合性的设计工具套件，用于 FPGA（现场可编程门阵列）和 SoC（系统级芯片）的设计、开发和验证。它提供了一系列功能强大的工具，帮助工程师在各种应用领域中实现高性能、低功耗的硬件设计。
Vivado
AMD技术正助力康奈尔大学解锁物理学领域新发现
judy 在 周五, 04/07/2023 - 09:53 提交
康奈尔大学在费米实验室合作开展Muon g-2实验，团队使用AMD的FPGA推动该研究领域最新成果
FPGA零基础学习之Vivado-LED流水灯实验
judy 在 周五, 04/07/2023 - 09:22 提交
流水灯是大多数学习者接触到的第一个实验，也是非常经典的一个实验，在此，我们一起学习一下流水灯
如何获得ZCU104官方vivado工程
wyh102 在 周四, 04/06/2023 - 09:35 提交
根据自己vivado版本在branch中找到相同的版本
Vivado导入Tcl例程
wyh102 在 周五, 03/31/2023 - 14:38 提交
从xilinx官网下载了zcu106的例程文件,打开vivado下的TCL console窗口
Vivado IP核Global 和 out of context per IP两种综合方式区别
matt z 在 周二, 03/28/2023 - 14:15 提交
在用vivado 生成IP核时，有两种综合方式：Global和out of context per IP。
关于 xilinx sdk软核elf文件与xilinx vivado bit文件合并的方法
francis zhang 在 周一, 03/27/2023 - 09:12 提交
在版本的Vivado 配套的 软件工具是 SDK ，当vivado中使用软核时候，需要将软核生成的elf文件
Vivado SDK生成、使用静态库
matt z 在 周四, 03/23/2023 - 10:09 提交
在Xilinx/Vivado环境下，针对Non-OS环境，可以使用静态库；针对Linux环境，可以使用静态库和动态库
Vivado中如何生成、例化和仿真DCP文件
yangyf000 在 周二, 03/21/2023 - 09:02 提交
在vivado-Tool-setting-project-setting-synthesis路径下，设置 -mode out_of_context
Vivado 用户指南：逻辑仿真
judy 在 周五, 03/10/2023 - 10:06 提交
本文提供了仿真进程以及 Vivado® Design Suite 中的仿真选项的概述