Vivado增量编译:加速FPGA设计实现的利器
judy 在 周二, 09/12/2023 - 10:25 提交
本文将介绍Vivado增量编译的基本概念、优点、使用方法以及注意事项
本文将介绍Vivado增量编译的基本概念、优点、使用方法以及注意事项
本文将介绍Vivado综合工具支持的常用属性设置
本文介绍Vivado中如何进行FPGA设计资源优化以及查看各子模块资源占用的方法
本文将介绍vivado中常见的设置约束方法
我们一起学习一下RTC的驱动
EEPROM是一种特殊形式的闪存,其应用通常是个人电脑中的电压来擦写和重编程
如果case和if-else都是使用一个查找表实现的,那他们的延迟有区别吗?
在FPGA处理完数字信号之后,我们有些情况下是需要将数字信号转变为模拟信号再输出的
编写 HDL 通常是 FPGA 开发中耗时最少的部分,最具挑战性和最耗时的部分可能是验证
选择创建Block Design并命名,点击Add IP,并选择ZYNQ7