利用 P4 和 Vivado 工具简化分组处理设计
judy 在 周五, 01/26/2024 - 16:45 提交
本文介绍在开发基于 FPGA 的数据包处理系统时，如何使用 P4 工具大幅减少工程工作量。
Vivado 是赛灵思（Xilinx）公司推出的一款综合性的设计工具套件，用于 FPGA（现场可编程门阵列）和 SoC（系统级芯片）的设计、开发和验证。它提供了一系列功能强大的工具，帮助工程师在各种应用领域中实现高性能、低功耗的硬件设计。
Vivado
FPGA流水灯实验
judy 在 周五, 01/19/2024 - 10:35 提交
本章课程以大家熟悉的流水灯为例子，详细讲解了VIVADO软件的使用
Xilinx(AMD) vivado软件IP核及license许可文件简介
yangyf000 在 周四, 01/18/2024 - 09:32 提交
Vivado软件作为Xilinx FPGA器件重要的开发设计软件
HLS Vivado Vitis开发的一些操作细节或注意事项
wyh102 在 周四, 01/04/2024 - 16:52 提交
HLS代码编写好之后，需要手动进行build编译
Vivado 部分重配置 (PR) 解决方案中使用了哪些类型的比特流？
judy 在 周一, 12/04/2023 - 14:38 提交
本文档为 7 系列和 UltraScale 器件的每种比特流类型定义了术语，并进行了详细说明
Ubantu系统中vivado安装及配置
yangyf000 在 周四, 11/30/2023 - 09:17 提交
Ubantu系统中vivado安装及配置
[FPGA IP系列] BRAM IP参数配置与使用示例
judy 在 周四, 11/09/2023 - 10:14 提交
本文将详细介绍Vivado中BRAM IP的配置方式和使用技巧
Vivado编辑器乱码问题
matt z 在 周四, 11/02/2023 - 09:01 提交
我们在日常开发中经常使用sublime、vim、vs code等第三方的编辑器
AMD Vivado™ Design Suite 2023.2——新版本助力加速自适应 SoC 和 FPGA 产品设计
judy 在 周三, 11/01/2023 - 16:12 提交
详细介绍AMD最新发布的 Vivado Design Suite 2023.2
Vivado Design Suite 用户指南：编程和调试
judy 在 周二, 10/31/2023 - 16:26 提交
为硬件平台创建 PL IP 块、创建 PL 内核、功能仿真以及评估 AMD Vivado™ 时序收敛