Vivado

Vivado 是赛灵思(Xilinx)公司推出的一款综合性的设计工具套件,用于 FPGA(现场可编程门阵列)和 SoC(系统级芯片)的设计、开发和验证。它提供了一系列功能强大的工具,帮助工程师在各种应用领域中实现高性能、低功耗的硬件设计。

【Vivado那些事儿】动态时钟的使用

时钟是每个 FPGA 设计的核心。如果我们正确地设计时钟架构

Vivado爬坑指南(1)

作为一名刚入坑的新手小白,我将分享自己的一些建议

Vivado 安装后添加芯片型号方法

打开vivado,选择help,点击Add Design Tools or Devices

Vivado Schematic中的实线和虚线有什么区别?

Vivado Schematic中的实线和虚线有什么区别?以下图为例

Vivado Hardware Debug技巧 如何在IBERT眼图上添加模板

在Vivado的IP Catelog中找到IBERT,此处以UltraScale Plus系列的GTY为例

Vivado™ ML 2023.1 现已推出!

使用Intelligent Design Runs,Versal™ 自适应 SoC 的平均 QoR 提升 8%

Vivado 统一 Web 安装程序:下载和安装过程中无法绕过用户帐户身份验证阶段

当我尝试在机器上安装 Vivado 时,无法通过帐户身份验证检查。为什么会出现此问题?

Vivado: Labtools 27-3412错误

最近在上板测试的过程中,使用mark_debug跑工程后生成的bit在下载的时候遇到了问题

将自定义 IP (HDL)添加到 Vivado 模块设计(Block Design)

使用Vivado Block Design设计解决了项目继承性问题,但是还有个问题,不知道大家有没有遇到

Vivado的五种仿真模式和区别

本文介绍vivado 的仿真模式