Vivado综合、布线太慢了？告诉你个小技巧。
judy 在 周四, 07/13/2023 - 15:51 提交
FPGA综合与布线效率研究
Vivado 是赛灵思（Xilinx）公司推出的一款综合性的设计工具套件，用于 FPGA（现场可编程门阵列）和 SoC（系统级芯片）的设计、开发和验证。它提供了一系列功能强大的工具，帮助工程师在各种应用领域中实现高性能、低功耗的硬件设计。
Vivado
Vivado 设计套件助力快速编译设计并达到性能目标
judy 在 周三, 07/12/2023 - 09:24 提交
在设计规模和复杂性不断增长的世界里，SoC 和 FPGA 设计需要以更低功耗提供更高性能
Vivado爬坑指南（2）
guanxiao_505740 在 周二, 07/11/2023 - 09:34 提交
在xilinx zcu104开发板中，可以对FMC的电压进行调整，从而调整了FMC引脚的输出电压
【Vivado那些事儿】动态时钟的使用
judy 在 周三, 07/05/2023 - 09:36 提交
时钟是每个 FPGA 设计的核心。如果我们正确地设计时钟架构
Vivado爬坑指南（1）
guanxiao_505740 在 周三, 07/05/2023 - 08:59 提交
作为一名刚入坑的新手小白，我将分享自己的一些建议
Vivado 安装后添加芯片型号方法
matt z 在 周三, 06/21/2023 - 09:52 提交
打开vivado，选择help，点击Add Design Tools or Devices
Vivado Schematic中的实线和虚线有什么区别？
judy 在 周一, 06/05/2023 - 09:28 提交
Vivado Schematic中的实线和虚线有什么区别？以下图为例
Vivado Hardware Debug技巧 如何在IBERT眼图上添加模板
judy 在 周四, 06/01/2023 - 15:55 提交
在Vivado的IP Catelog中找到IBERT，此处以UltraScale Plus系列的GTY为例
Vivado™ ML 2023.1 现已推出！
judy 在 周五, 05/26/2023 - 17:39 提交
使用Intelligent Design Runs，Versal™ 自适应 SoC 的平均 QoR 提升 8%
Vivado 统一 Web 安装程序：下载和安装过程中无法绕过用户帐户身份验证阶段
judy 在 周三, 05/24/2023 - 16:44 提交
当我尝试在机器上安装 Vivado 时，无法通过帐户身份验证检查。为什么会出现此问题?