Vivado

Vivado关联第三方编辑器-Vscode（包括解决打开Vscode卡死的问题）

由 judy 提交于周四, 10 十一月 2022 - 10:09

<p>本文将介绍如何在Vivado中将代码编辑器绑定为第三方编辑器——Vscode</p>

Vivado® Design Suite 可提供围绕 IP 的设计流程，支持您将来自各种设计的 IP 模块添加到自己的设计中

由 judy 提交于周三, 26 十月 2022 - 09:17

在使用vivado的过程中，如何添加设计文件？

由 judy 提交于周二, 25 十月 2022 - 16:53

书本中对于RAM的三种操作读优先级、写优先和保持使用等效的verilog来描述

由 judy 提交于周一, 24 十月 2022 - 09:34

在Vivado的界面中，有个RTL ANALYSIS->Open Elaborated Design的选项，可能很多工程师都没有使用过

由 judy 提交于周五, 21 十月 2022 - 16:33

对控制集百分比的说明（适用于7系列FPGA和UltraScale FPGA）如下表

由 matt z 提交于周四, 20 十月 2022 - 16:42

通过Vivado 自带的ibert工具可以对FPGA的GT进行板机的硬件调试。

由 judy 提交于周一, 17 十月 2022 - 09:04

vivado有project模式和non-project模式，project模式就是我们常用的方式

由 judy 提交于周五, 14 十月 2022 - 09:35

在ubuntu上安装vivado2021.1时，一直卡在最后一步：generating installed device list

由 judy 提交于周四, 13 十月 2022 - 17:15

我们在编译FPGA工程的时候一般需要对版本号的更新，一般来说都会有一个日期或者时间的版本标识