Vitis 库流程 - 在 Zynq 裸机设计中使用视觉库 L1 remap 函数的示例
judy 在 周一, 07/31/2023 - 11:31 提交
本文演示如何在 Zynq 设计中使用 Vitis 视觉库函数 (remap) 作为 HLS IP
Zynq
使用Vivado的Block Design详细步骤
yangyf000 在 周一, 07/31/2023 - 09:24 提交
选择创建Block Design并命名，点击Add IP,并选择ZYNQ7
Vivado将.v文件作为模块加入Block Design
yangyf000 在 周一, 07/17/2023 - 09:24 提交
本文说明如何向Block Design添加.v文件模块
Vitis 库流程：视觉 L1 重映射函数 Zynq baremetal 设计实例
judy 在 周五, 07/07/2023 - 17:31 提交
本文展示了在AMD Zynq设计中，如何用 Vitis Vision Library中的函数导出一个 IP
ZYNQ 读写SD卡——FPGA Vitis篇
judy 在 周二, 06/27/2023 - 09:31 提交
本实验介绍如何使用Xilinx ZYNQ芯片在SD卡上读写文件
ZYNQ HDMI输出实验——FPGA Vitis篇
judy 在 周二, 05/30/2023 - 10:09 提交
本实验使用FPGA通过HDMI接口输出彩条、色带、方块等图像。
ZYNQ 程序固化到QSPI FLASH实验
judy 在 周一, 05/29/2023 - 10:08 提交
本实验教程主要指导大家如何将程序固化到QSPI FLASH中，并让ZYNQ芯片上电启动自动加载QSPI中的程序
自定义AXI IP核实验——FPGA Vitis篇
judy 在 周五, 05/26/2023 - 14:37 提交
本实验将为大家介绍如何在Vivado中构建 AXI总线类型的IP核
ZYNQ AXI GPIO中断实验——FPGA Vitis篇
judy 在 周四, 05/25/2023 - 09:44 提交
使用ZYNQ最大的疑问就是如何把PS和PL结合起来使用。本实验使用两个AXI GPIO的IP核
ZYNQ 定时器中断实验——FPGA Vitis篇
judy 在 周二, 05/23/2023 - 09:23 提交
本实验介绍如何使用ZYNQ芯片PS端的定时器资源