ZYNQ HDMI输出实验——FPGA Vitis篇
judy 在 周二, 05/30/2023 - 10:09 提交
本实验使用FPGA通过HDMI接口输出彩条、色带、方块等图像。
Zynq
ZYNQ 程序固化到QSPI FLASH实验
judy 在 周一, 05/29/2023 - 10:08 提交
本实验教程主要指导大家如何将程序固化到QSPI FLASH中，并让ZYNQ芯片上电启动自动加载QSPI中的程序
自定义AXI IP核实验——FPGA Vitis篇
judy 在 周五, 05/26/2023 - 14:37 提交
本实验将为大家介绍如何在Vivado中构建 AXI总线类型的IP核
ZYNQ AXI GPIO中断实验——FPGA Vitis篇
judy 在 周四, 05/25/2023 - 09:44 提交
使用ZYNQ最大的疑问就是如何把PS和PL结合起来使用。本实验使用两个AXI GPIO的IP核
ZYNQ 定时器中断实验——FPGA Vitis篇
judy 在 周二, 05/23/2023 - 09:23 提交
本实验介绍如何使用ZYNQ芯片PS端的定时器资源
ZYNQ 串口打印输出——FPGA Vitis篇
judy 在 周一, 05/22/2023 - 10:50 提交
本实验主要介绍使用PS端来完成ZYNQ串口打印输出的功能
GD（兆易创新）系列FLASH进行FPGA和ZYNQ配置固化相关操作
judy 在 周五, 04/28/2023 - 09:35 提交
本文主要针对使用GD（兆易创新）系列的FLASH做启动配置片时，遇到的相关问题进行简单整理复盘
Zynq 及 Vitis HLS 助力面向声音合成和声学控制的低时延技术
judy 在 周三, 04/19/2023 - 15:55 提交
从音频输入到输出，现有的实时数字音频系统很难实现低于 1ms 的时延
ZYNQ - 无DDR固化程序（代码运行在OCM上）
judy 在 周三, 03/22/2023 - 14:58 提交
本文将无DDR固化的情况进一步进行介绍，讲解如何修改FSBL实现ZYNQ的程序固化
Vitis-Vivado 强制JTAG模式烧录QSPI方法
judy 在 周四, 03/16/2023 - 14:58 提交
本教程提供 VITIS 2021.1 QSPI-FLASH 下载方法如下