ZYNQ AXI GPIO中断实验——FPGA Vitis篇
judy 在 周四, 05/25/2023 - 09:44 提交
使用ZYNQ最大的疑问就是如何把PS和PL结合起来使用。本实验使用两个AXI GPIO的IP核
使用ZYNQ最大的疑问就是如何把PS和PL结合起来使用。本实验使用两个AXI GPIO的IP核
本实验介绍如何使用ZYNQ芯片PS端的定时器资源
本实验主要介绍使用PS端来完成ZYNQ串口打印输出的功能
本文主要针对使用GD(兆易创新)系列的FLASH做启动配置片时,遇到的相关问题进行简单整理复盘
从音频输入到输出,现有的实时数字音频系统很难实现低于 1ms 的时延
本文将无DDR固化的情况进一步进行介绍,讲解如何修改FSBL实现ZYNQ的程序固化
本教程提供 VITIS 2021.1 QSPI-FLASH 下载方法如下
本文主要介绍说明XQ6657Z35-EVM 高速数据处理评估板ZYNQ与DSP之间EMIF16通信的功能
本文介绍使用Xilinx SDK软件查看当前Zynq SoC启动模式的步骤
本文借鉴网上常见的远程更新QSPI FLASH的相关示例,对表贴式SD卡的应用程序进行了在线更新的操作适配