跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
基于ZYNQ的光纤-以太网高速传输系统设计
为满足合成孔径雷达实时成像、数据回放等高速可靠数据传输需求，解决传统数据传输系统由于接口要求高、体积与功耗大以及网络配置不灵活等原因不适合用于外场试验的问题，基于 ZYNQ 芯片设计一种光纤接口到以太网接口的数据传输系统。主要介绍数据传输流程的实现方法，并提出一种三级乒乓和指令并行的优化策略保证数据正确，提高传输速度
2021-01-18 |
Zynq
,
千兆以太网
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十七章 Vitis准备工程及注意事项
所有的工程目录下都有个bootimage文件夹，存放了对应的BOOT.bin文件，可将此文件拷贝到Vitis_image_download文件夹，覆盖原有的BOOT.bin。也可以把BOOT.bin放到SD卡启动验证功能
2021-01-18 |
FPGA教程
,
Vitis
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十六章 7寸液晶屏显示实验
基于HDMI输出实验，本章介绍7寸液晶屏的显示。LCD屏显示方式从屏幕左上角一点开始，从左向右逐点显示，每显示完一行,再回到屏幕的左边下一行的起始位置，在这期间，需要对行进行消隐，每行结束时，用行同步信号进行同步
2021-01-15 |
FPGA教程
,
HDMI
,
晶屏显示实验
Dataflow | 粗粒度并行优化的任务级流水
在本文中，我们将重点放在如何能够在不需要特殊的库或类的情况下修改代码风格以实现C代码实现并行性。Xilinx HLS 编译器的显着特征是能够将任务级别的并行性和流水线与可寻址的存储器 PIPO或 FIFO相结合。
2021-01-14 |
Dataflow
,
HLS
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十五章 HDMI字符显示实验
在HDMI输出实验中讲解了HDMI显示原理和显示方式，本实验介绍如何使用FPGA实现字符显示，通过这个实验更加深入的了解HDMI的显示方式。
2021-01-14 |
FPGA教程
,
HDMI显示
,
ALINX
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十四章 HDMI输出实验
前面我们介绍了led闪灯实验，只是为了了解Vivado的基本开发流程，本章这个实验相对LED闪灯实验复杂点，做一个HDMI输出的彩条，这也是我们后面学习显示、视频处理的基础。实验还不涉及到PS系统，从实验设计可以看出如果要非常好的使用ZYNQ芯片，需要良好的FPGA基础知识。
2021-01-12 |
FPGA教程
,
HDMI
,
ALINX
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十三章 RS485实验
本章以AN3485模块介绍RS485的数据传输。
2021-01-11 |
RS485实验
,
FPGA教程
一种介绍DPU架构（自适应交换机）的文章
在本文中，我们将进一步采取主动行动，以解决网络核心（交换机）中当前的专有处理和计算问题。我们提出了一种新的硬件架构，称为自适应交换机。基于对其支持三个用例的原型的测试，我们证明了在可适应的交换机上可以同时实现高吞吐量和处理灵活性。
2021-01-08 |
DPU架构
,
自适应交换机
,
SmartNIC
Unroll & Pipeline | 细粒度并行优化的完美循环
HLS 优化设计的最关键指令有两个：一个是流水线 (pipeline) 指令，一个是数据流(dataflow) 指令。正确地使用好这两个指令能够增强算法地并行性，提升吞吐量，降低延迟但是需要遵循一定的代码风格。
2021-01-07 |
HLS优化设计
,
Unroll
,
Pipeline
,
每日头条
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十二章 RS422实验
本章利用AN3485模块实现RS422接口数据传输。关于模块，在前面的RS232实验中已经介绍过，本实验不再赘述。RS422与RS232在与FPGA的连接的接口上是一样的，都是TXD和RXD，因此，本实验在RS232实验的基础上，例化出两路连接到RS422接口芯片MAX3490上
2021-01-07 |
RS422实验
,
FPGA教程
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十一章 RS232实验
本章采用AN3485模块的RS232电路实现UART数据传输。
2021-01-06 |
RS232实验
,
FPGA教程
,
AN3845
,
ALINX
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十章 PWM呼吸灯实验
本文主要讲解使用PWM控制LED，实现呼吸灯的效果。
2021-01-05 |
ALINX
,
FPGA教程
TVM学习（五）schedule
Schedule是和硬件体系结构相关的一些列优化，Halide在其文章中对其做了以下定义,第一条是描述了数据计算顺序对性能的影响，第二条是数据的存储位置对性能影响，最后一条是多线程处理过程中，不同线程数据应该如何进行交互。
2021-01-04 |
Schedule
,
TVM
【ZYNQ Ultrascale+ MPSOC FPGA教程】第九章Vivado下按键实验
按键是FPGA设计当中最常用也是最简单的外设，本章通过按键检测实验，检测开发板的按键功能是否正常，并了解硬件描述语言和FPGA的具体关系，学习Vivado RTL ANALYSIS的使用。
2021-01-04 |
FPGA教程
,
Vivado
,
ALINX
高层次综合技术原理浅析
说起高层次综合技术（High-level synthesis）的概念，现在有很多初学者简单地把它理解为可以自动把c/c++之类地高级语言直接转换成底层硬件描述语言（RTL）的技术。其实更准确的表述是：由更高抽象度的行为描述生产电路的技术。
2020-12-31 |
高层次综合
,
每日头条
‹‹
137 中的第 71
››
