技术 | FPGA 开发圈

变心？数字下变频！！！

数字下变频是一种广泛应用于数字无线电接收机的数字信号处理技术，其主要目的是经过数字混频将A/D转换输出的中频信号搬移至基带，然后通过滤波，抽取完成信道提取的任务，主要的电路模块由四部分组成：数控震荡、数字混频、数字滤波、采样抽取。

2020-04-28 | 数字下变频

GMII、SGMII和SerDes的区别和联系

终于到了今天的猪脚-SerDes，为什么拿SGMII和SerDes进行对比，主要原因是，SerDes是一个串行接口，和SGMII很像，和GMII几乎没有什么交集，所以两者对比就没有什么实际意义，所以只进行SGMII和SerDes进行对比。

2020-04-28 | GMII, SGMII, SerDes

【干货分享】Xilinx全新开发工具Vitis里，如何配置BSP？

Xilinx的SoC在业界应用非常广泛。对应的开发工具SDK也很成熟。在SDK里，每一个baremetal工程，对应一个BSP工程，它包含一些Xilinx提供的公共模块，比如硬件的驱动、freertos、LWIP等。在BSP工程的右键菜单中，选择BSP setting，可以配置BSP工程包含的的公共模块。

2020-04-27 | Vitis

【干货分享】使用Zynq-7000的OCM运行所有代码

某些应用程序小，可以全部放在Zynq-7000的256KB OCM上运行。这时，修改FSBL，可以把APP和FSBL编译成一个可执行文件，FSBL初始化硬件后，就直接运行应用程序。这种情况下，单板没有DDR。

2020-04-26 | Zynq-7000

7 系列/Virtex-6 FPGA 设计咨询：破解比特流加密

本设计咨询主要面向 7 系列和 Virtex-6 FPGA，其中包含赛灵思针对 2020 年 4 月 15 日发布的一篇有关破解比特流加密的文章的回应，详情将于“USENIX Security 2020”大会上发表

2020-04-26 | 加密，7系列FPGA, Virtex-6

【周末创客】OV摄像头视频通路设计实现与图像处理案例

图像处理算法在各种场景中都有广泛应用，借助于FPGA并行计算的优势可以将算法性能有效提升，但为了提升系统整体性能，仅仅提升某一部分的性能是不够的，一个好的方法是在FPGA内实现全部视频输入输出接口和图像算法的完整通路

2020-04-26 | PYNQ-Z2, 图像处理

【干货分享】PetaLinux使用bitbake提前下载所有软件包

PetaLinux环境下，也可以使用Yocto/openembedded的bitbake。Xilinx ug1144有详细说明。为了方便，我编写了以下脚本，导入bitbake需要的环境。将下列脚本保存为sh文件，使用source导入，之后就能使用bitbake。脚本的第一个输入参数是PetaLinux版本号，比如2019.2。

2020-04-24 | Petalinux

【干货分享】IIC 协议与编程序列

在本文中，您将了解有关内部集成电路总线（I2C 或 IIC）的基础知识以及将此协议总线应用于短距离通信的方法。I2C 属于串行通信协议，供双线接口用于连接 EEPROM、传感器、RTC、ADC/DAC 等低速器件以及嵌入式系统中的其它兼容 I/O 接口。

2020-04-23 | IIC协议, 串行通信协议, 电路总线, 每日头条

【干货分享】以MicroZed单板为例，Vitis嵌入式软件开发极速入门

Vitis是Xilinx新推出的统一软件平台，可实现在 Xilinx 所有芯片（包括 FPGA、SoC 和 Versal ACAP）上开发嵌入式软件和加速应用。Xilinx主要宣传Vitis可以为异构平台的应用实现加速。其实，Vitis也能完美的支持嵌入式软件开发。下面以MicroZed单板为例，介绍在Vitis里如何创建嵌入式软件工程，并且编译和调试，直到启动。

2020-04-22 | MicroZed, Vitis 软件平台, 每日头条

【分享】快速实现Flash自动烧写功能

Xilinx SDK Flash Programmer 支持Flash烧写。但是市场上Flash型号众多。不是所有的Flash型号，Xilinx SDK Flash Programmer都支持。如果遇到不支持的Flash型号，可以自己通过U-Boot实现一个简易的Flash Programmer。本文以Xilinx SDK 2018.3为例。

2020-04-21 | Xilinx SDK, Flash

ZYNQ的ARM和FPGA数据交互——AXI交互最重要的细节

在Xinlinx的ZYNQ中，拥有ARM+FPGA这种架构，每款产品均带有双精度浮点的双核ARMCortex-A9MPCore处理系统，ARM(PS端)具有比较强的事务管理功能，可以用来跑界面以及应用程序等，其优势主要体现在控制方面，里面整合了很多现成的硬件资源供编程调用。FPGA(PL端)灵活性强，拥有更大的并行度和计算能力

2020-04-21 | Zynq, AXI

AXI 基础第5讲——创建 AXI4-Lite Sniffer IP 以在赛灵思 Vivado IP Integrator 中使用

在某些情况下，通过嗅探 AXI 接口来分析其中正在发生的传输事务是很有用的。在本文中，我将为大家演示如何创建基本 AXI4-Lite Sniffer IP 以对特定地址上正在发生的读写传输事务进行计数。首先，编写 HDL (Verilog) 代码，然后将其封装为 IP，最后将此 IP 添加到 IP IntegratorBlock Design (BD) 中。

2020-04-20 | AXI接口, 每日头条

【分享】提升Xilinx文件（国外文件）下载速度和可靠性的办法

Xilinx文件基本都放在国外的服务器上。如果直接使用浏览器下载，在国内下载，速度一般比较慢。如果超过时间没有下载完，连接还会失效，导致反复下载也不能成功，成功率比较低。为了提升Xilinx文件下载速度和可靠性的办法，建议使用专门的下载工具

2020-04-20 | Xilinx

FPGA的基础架构，什么是CLB?

CLB是指可编程逻辑功能块（Configurable Logic Blocks）,顾名思义就是可编程的数字逻辑电路。CLB是FPGA内的三个基本逻辑单元。CLB的实际数量和特性会依器件的不同而不同，但是每个CLB都可配置，在Xilinx公司的FPGA器件中，CLB由2个相同的SliceL或则一个SliceL和一个SliceM构成

2020-04-17 | FPGA 应用, CLB