FPGA 开发圈 | 电子创新网

利用ZYNQ SOC快速打开算法验证通路（6）——LWIP实现千兆TCP/IP网络传输

一、前言　　之前ZYNQ与PC之间的网络连接依赖于外接硬件协议栈芯片，虽然C驱动非常简单，但网络带宽受限。现采用LWIP+PS端MAC控制器+PHY芯片的通用架构。关于LWIP库，已经有很多现成的资料和书籍。其有两套API，一个是SOCKET，另一个是本例中要用到的RAW。RAW API理解起来较为复杂，整个程序基于中断机制运行，通过函数指针完成多层回调函数的执行。SOCKET... 阅读详情

2018-10-30 | Zynq

【视频】带有 Zynq UltraScale+ MPSoC 的嵌入式视觉和控制解决方案

行业抓取式演示视频重点介绍了 Zynq UltraScale+ MPSoC 装有专用处理引擎,面向图像处理、实时处理和功能安全性。

2018-10-29 | 图像处理, 嵌入式视觉, Zynq-MPSoC

Zynq 轻量级以太网控制器LWIP传输速度优化

在sdk中选择lwip模板，编译调试可轻松连接成功并进行通信，模板中代码完成的任务是client给server发什么，server就会回复什么。但是传输速度非常低下，只有50KB左右，所以需要改进速度，修改lwip BSP中的设置参数可明显改进传输速度，默认BSP参数是：需要修改的参数如下：

2018-10-29 | Zynq

【白皮书】使用Artix-7 FPGA降低系统功耗和成本

本白皮书讨论了功耗对系统设计的复合影响 - 包括BOM成本 - 以及Artix-7系列如何应对各种应用中的这些挑战。

2018-10-29 | WP423, Artix-7

最近一个项目开始使用Xilinx的ZU+系列MPSoC，于是对其官网上的相关文档进行了学习梳理，包括电源、时钟、复位、配置和外围接口等。本篇就电源部分进行梳理，其他部分会在后续的文章进行梳理，如有不妥之处，敬请留言指正为谢！ 1、电源概述引用UG1085中的一张图可以看出ZU+的电源还是相当复杂的，不过细细琢磨也就分为两部分：PL和PS，PL部分再细分为logic部分和GTx部分；... 阅读详情

2018-10-29 | 电源, Zynq-UltraScale

Python语言特性

作者：huyr830 下是看书归纳所写。 Python语言介绍： 1. Python是一门跨平台、开源、免费的解释型高级动态编程语言。 2. Python支持命令式编程（How to do）、函数式编程（What to do），完全支持面向对象程序设计，拥有大量扩展库。 3. Python也被誉为胶水语言。胶水语言：可以把多种不同语言编写的程序融合到一起实现无缝拼接，... 阅读详情

2018-10-26 | python

Zynq-7000 人体肤色识别

作者：OpenSLee，来源：FPGA开源工作室 1 背景知识在肤色识别算法中，常用的颜色空间为Ycbcr,Y代表亮度，cb代表蓝色分量，cr代表红色分量。由于肤色在YCbCr 空间受亮度信息的影响较小，本算法直接考虑 YCbCr 空间的 CbCr分量，映射为两维独立分布的 CbCr空间。在 CbCr空间下，肤色类聚性好，利用人工阈值法将肤色与非肤色区域分开，形成二值图像。 RGB 转... 阅读详情

2018-10-26 | Zynq-7000, 人体肤色识别

【视频】软件与 IP 产品执行副总裁 Salil Raje 与您分享 AI 加速

聆听软件与 IP 产品执行副总裁 Salil Raje 与您分享最新的 Xilinx 机器学习战略

2018-10-26 | AI加速, 机器学习

三星电子发布基于赛灵思技术的 SmartSSD 解决方案

2018年10月26日，中国北京，赛灵思刚刚度过了激动人心的几周，在硅谷与北京举办了开发者的盛会XDF（赛灵思开发者大会），并发布了加速人工智能和数据中心应用的 Versal与 Alveo两大产品系列。

2018-10-26 | SmartSSD, 三星电子, 今天头条

FPGA设计千兆以太网MAC（1）——通过MDIO接口配置与检测PHY芯片

作者：没落骑士一、前言　　　　本文设计思想采用明德扬至简设计法。以太网这一高效实用的数据传输方式应用于各个领域，如网络交换设备，高速网络相机等。虽然各FPGA厂商都提供MAC IP核，但大多收费，有时无法破解。不同厂家之间无法移植，而且为了通用性考虑牺牲了效率，因此自己动手写一个以太网MAC是个不错的选择。　　本博文讨论通过MDIO接口管理PHY芯片来验证其正确工作，... 阅读详情

2018-10-26 | FPGA设计, 千兆以太网MAC

【视频】颠覆性创新 - 由硬件和系统产品开发执行副总裁 Liam Madden 为您解说

Versal 是我们的下一代架构，请跟随硬件和系统产品开发执行副总裁 Liam Madden ，了解更多有关 Versal 的信息。

2018-10-25 | Versal

科通集团携成功合作案例亮相赛灵思开发者大会双方未来将重点投入AI与自动驾驶

10月16日，赛灵思开发者大会(XDF)北京站在北京国际饭店举办。本次大会围绕“学习，交流，分享”的主题，展示了当下众多热门应用、创意以及设计案例，亚马逊、华为、浪潮等数十家国内外厂商参展，科通集团(港股代码：400HK)作为重要合作伙伴出席开发者大会并在现场设置了展位，展示了科通及其客户在赛灵思FPGA产品上的应用与发展。　科通集团创建于1995年，... 阅读详情

2018-10-25 | AI技术, 科通集团, 自动驾驶, 赛灵思开发者大会

ZYNQ跑系统系列（四） AXI-DMA的linux下运行

AXI-DMA的linux驱动一、搭建硬件环境 vivado版本2017.4，芯片为7010，不过不管什么版本和芯片大致步骤是一样的本文工程文件：https://gitee.com/long_fly/AXIDMA_linux 硬件平台PL的搭建同ZYNQ基础系列（六） DMA基本用法，在这个工程的基础上添加SD卡（根据自己的开发板硬件选择相应的引脚）然后直接生成bit文件，... 阅读详情

2018-10-25 | AXI-DMA, LINUX, Zynq

初识FPGA CLB之总览

一. 概述这里以7系列的FPGA为例，先从整体上去了解一下FPGA内部可编程逻辑资源的结构。了解FPGA器件的内部资源与结构有利于我们优化设计与评估设计资源。现在的FPGA里面有很多存储资源，DSP（数字信号处理）资源，布线通道，I/O资源，当然最根本的还是CLB（Configurable Logic Block）。Xilinx的资源分布采用ASMBL架构。... 阅读详情

2018-10-25 | 7系列FPGA

Xilinx CEO Victor Peng与自行科技 CEO关艳峰在XDF大会深入交流并合影,携手打造灵活应变、万物智能的世界

2018年10月16日，全球FPGA芯片巨头Xilinx在北京举行Xilinx开发者大会，Xilinx全球总裁兼CEO Victor Peng发表了“面向灵活应变，万物智能世界的平台”的主题演讲。作为Xilinx在国内智能汽车电子领域的Certificated Member，深圳市自行科技有限公司（简称：自行科技）受邀参加，公司联合创始人兼CEO关艳峰博士与CTO谌璟博士出席。... 阅读详情

2018-10-24 | Xilinx开发者大会, 智能汽车, 自行科技