FPGA 开发圈 | 电子创新网

LPDDR 6新标准公布，彻底改变行业

新的 MRDIMM 和 LPDDR6 CAMM 将以无与伦比的带宽和内存容量彻底改变行业

2024-07-23 | LPDDR6, JEDEC

原型验证的理想选择： EPS -VU13P板卡

EPS - VU13P板卡采用业界领先的AMD Xilinx Virtex UltraScale + XCVU13P - 2 B2104，是此系列最大的DSP Slice的FPGA芯片

2024-07-23 | 原型验证, XCVU13P, Virtex-UltraScale

莱迪思全新推出逻辑优化的Certus-NX通用FPGA

Certus-NX-28™和Certus-NX-09™拥有多种封装选项，可提供行业领先的低功耗、小尺寸和可靠性以及灵活的迁移选项

2024-07-22 | 莱迪思, Certus-NX, FPGA

Enclustra瑞苏盈科亮相南京CCME 2024年度盛典，助力推动国产医疗内窥镜发展

以Enclustra FPGA SoC为核心技术的内窥镜系统可以做到实时4K视频流。4K图像传感器负责捕捉图像信息，而图像的信号处理则由Enclustra的Mercury+ XU8 FPGA（SoC）模块完成

2024-07-22 | Enclustra, 内窥镜, 手术机器人

多FPGA集群上的High-Level并行编程

本文介绍了在多FPGA集群上实现高级并行编程的研究，其主要目标是为非FPGA专家提供一个成熟且易于使用的环境，以便在多个并行运行的设备上扩展高性能计算应用。

2024-07-22 | FPGA, HPC

为什么 FPGA 的效率低于 ASIC？

FPGA是“可重构逻辑”器件。先制造的芯片，再次设计时“重新配置”。

2024-07-22 | FPGA, ASIC

易灵思SOC onchip RAM初始化

最新有客户在询问soc的片上RAM启动方案。于是有了本篇文章。如果soc不使用外部存储而是使用片上RAM的话，文档上似乎没有给出详细的说明

2024-07-19 | 易灵思, RAM, Ti60F225

AMD R2000 Bilby 单板 Inside BIOS 串口重定向的使用

AMD 嵌入式X86处理器的R2000系列使用Bilby开发板。开发板使用Inside BIOS。

2024-07-19 | R2000, Bilby开发板, AMD

从FPGA说起的深度学习（十）

在本教程中，旨在加深对深度学习和 FPGA 的理解。

2024-07-19 | FPGA, 深度学习

Verilog常用显示任务函数有哪些?

本文将深入剖析Verilog中的显示任务函数，结合丰富的实例，让大家迅速掌握这些强大的调试助手。

2024-07-19 | Verilog, FPGA设计

AMD MPSoC PS PCIe 访问PL BRAM的参考设计

客户要求AMD MPSoC 的 PS 部分的 PCIe 能访问 PL的AXI BRAM。从Avnet 借了 UltraZed Board，得到了Vivado工程。

2024-07-18 | MPSoC, UltraZed Board

AMD的这颗芯片，太难了

十多年后的今天，劳伦斯利弗莫尔国家实验室的“El Capitan”超级计算机即将成为世界上最强大的（已知）超级计算机

2024-07-18 | AMD, MI300A, 超级计算机

从FPGA说起的深度学习（九）- 优化最终章

在本教程中，我们将介绍使用 FPGA 实现深度学习的技术，深度学习是近年来人工智能领域的热门话题。

2024-07-18 | FPGA, 深度学习

FPGA常见面试题总结

2024-07-18 | FPGA

利用强大的软件设计工具为FPGA开发者赋能

许多嵌入式系统的开发者都对使用基于FPGA的SoC系统感兴趣，但是基于传统HDL硬件描述语言的FPGA开发工具和复杂流程往往会令他们望而却步

2024-07-17 | FPGA, Propel, 莱迪思

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer