【视频】XDF 2019 主题演讲：Xilinx 推动创新
demi 在 周二, 11/05/2019 - 10:36 提交
在 2019 年 Xilinx 开发者大会的主题演讲中，Xilinx 总裁兼首席执行官 Victor Peng 介绍了 Xilinx 愿景和最新的 Vitis 统一软件平台。此外，来自三星、AWS、微软、日立和 Pony.ai 的嘉宾讨论了 Xilinx 技术如何有效解决了未来的挑战。
All node
FPGA图像处理（2）基础功能：数据类型转换
demi 在 周一, 11/04/2019 - 11:25 提交
图像处理算法在 sysgen 中实现，大多使用定点整数计算，并且为了与图像算法原理一致，定点整数也仅限于无符号整数。
【驱动初发】如何在zynq上做个按键驱动
demi 在 周一, 11/04/2019 - 11:03 提交
随着深度学习和5G的应用，对FPGA的功能要求越来越多。因此近几年FPGA大厂纷纷将自己的器件集成了更多的内核，比如赛灵思的zynq系列就集成了arm，GPU，PCIE，射频处理模块等等，用于满足各种各样的需求。
Python 依赖库管理哪家强？pip、pipreqs、pigar、pip-tools、pipdeptree 任君挑选
demi 在 周一, 11/04/2019 - 10:23 提交
在 Python 的项目中，如何管理所用的全部依赖库呢？最主流的做法是维护一份“requirements.txt”，记录下依赖库的名字及其版本号。那么，如何来生成这份文件呢？
【视频】XDF 2019 主题演讲：灵活应变的智能 - 从射频到核
demi 在 周一, 11/04/2019 - 09:49 提交
Xilinx 有线与无线事业部执行副总裁兼总经理 Liam Madden 在 XDF 2019 上发表了有关赛灵思 5G 最新技术的演讲。 作为嘉宾，Keysight Labs 的首席嵌入式系统设计师 Nathan Jachimiec 加入讨论。Nathan 致力于测试和测量设备的应用研究，引领尖端技术的发展。
zynq中一个中断程序分析
demi 在 周五, 11/01/2019 - 17:42 提交
本文通过分析一个中断例程来了解zynq中断执行过程
总结五个面试中经常会遇到的FPGA基本概念
demi 在 周五, 11/01/2019 - 14:41 提交
什么是Setup 和Holdup时间？什么是竞争与冒险现象？解决办法？如何解决亚稳态？说说静态、动态时序模拟的优缺点、用VERILOG写一段代码，实现消除一个glitch。
verilog的时钟分频与时钟使能
demi 在 周五, 11/01/2019 - 13:43 提交
时钟使能电路是同步设计的基本电路。在很多设计中，虽然内部不同模块的处理速度不同，但由于这些时钟是同源的，可以将它们转化为单一时钟处理。
解决跨时钟域问题的三大方法
demi 在 周五, 11/01/2019 - 09:22 提交
在本篇文章中，主要介绍3种跨时钟域处理的方法，这3种方法可以说是FPGA界最常用也最实用的方法，这三种方法包含了单bit和多bit数据的跨时钟域处理，学会这3招之后，对于FPGA相关的跨时钟域数据处理便可以手到擒来。
【下载】新兴DNN推理格局中的FPGA
demi 在 周四, 10/31/2019 - 17:26 提交
FPGA可以在根据给定的神经网络拓扑结构调整计算架构方面发挥基本作用，提供使设备适应客户确切环境所需的功能。