新闻 | FPGA 开发圈

全球首台基于AMD EPYC处理器和AMD Instinct加速器的Exascale超级计算机

基于AMD EPYC CPU和AMD Instinct加速器的Frontier超级计算机在Top500、Green500和HPL-AI性能排行榜上获得第一名

2022-06-02 | AMD, EPYC处理器, Instinct加速器, 超级计算机

AMD在高性能计算和AI训练中的30x25能效目标

随着越来越多的设备正在智能化，例如具备互联网连接功能、通常还有摄像头的嵌入式处理器，数据创建正以指数级的速度呈爆炸式增长。人工智能和高性能计算正在改变计算领域

2022-05-31 | AMD, 高性能计算, AI训练

开箱｜全新 Kria KR260 机器人入门套件

作为一款面向机器人的可扩展、开箱即用型开发平台，Kria KR260 协同现有的 Kria K26 自适应 SOM，能提供无缝的生产部署路径。

2022-05-26 | KRIA, KR260, 机器人

赛灵思强劲的AI引擎能为AMD带来哪些新发展？

AMD收购赛灵思的目的在于将其差异化IP集成到公司未来旗下的CPU中，Xilinx无论是从丰富的计算引擎还是其AI引擎技术都能让AMD在服务器CPU市场上扩大影响力

2022-05-19 | AI引擎, Versal ACAP

KR260 机器人入门套件开启未来智慧工厂

Kria KR260 入门套件能够快速开发用于机器人和工业自动化的硬件加速应用。与基于 GPU 的解决方案相比，带来显著的生产力、单位功耗性能提升和时延下降

2022-05-18 | KR260, 机器人, 智慧工厂

Vitis 2022.1 现已推出！

Vitis 统一软件平台 2022.1现已推出！

2022-05-13 | Vitis 2022.1

Vivado ML 2022.1 现可支持 Versal Premium 器件

Vivado® ML 2022.1 在 Vivado ML 标准安装中可支持 Versal Premium VP1202、VP1502、VP1702 和 VP1802 器件。

2022-05-12 | Versal Premium, Vivado-ML

AMD助力Meta Connectivity Evenstar项目

搭载赛灵思 Zynq RFSoC 架构的 Evenstar RU 使用相同的基础硬件即可提供能够满足广泛应用需求的灵活性，包括4G/5G、毫米波和 sub-6GHz。

2022-05-12 | Zynq, Open-RAN, 5G

基于赛灵思的传感器融合方案

赛灵思作为可编程器件的领导品牌，在汽车电子系统，尤其在传感器融合方面提供了全面的方案。且待本文向您徐徐道来

2022-05-05 | 传感器, ADAS, 自动驾驶, 每日头条

揭晓| 硕果累累：AMD-赛灵思2021自适应计算挑战赛获奖公布

此次大赛要求开发者们结合自身技术能力，综合运用 AMD-赛灵思自适应计算平台与 Vivado® ML、Vitis™ 统一软件平台以及 Vitis AI 开发环境，开发创新创意应用，解决现实问题。

2022-04-29 | 自适应计算挑战赛

ZU1 MPSoC：小巧、强大、现已上市

如果您正开发一款智能边缘应用，需要将处理能力融于超紧凑的封装中，那么我们要告诉您一个好消息：Zynq® UltraScale+™ ZU1 MPSoC 现正以更多样的封装形式出货，包括超紧凑 InFO 封装。

2022-04-21 | ZU1, InFO, 边缘应用, 每日头条

Versal Premium 系列引入 AI 引擎，加速信号处理

我们早已迫不及待，此刻终于可以正式发布搭载 AI 引擎的 Versal Premium 系列。新一代无线系统要求高性能信号处理，并能够处理进出计算器件的海量数据。

2022-04-21 | Versal Premium, AI引擎, 信号处理

零知识证明重要但低效，如何通过硬件将它提速？

零知识密码学是计算机科学领域在近 50 年间最引人注目的创新之一。零知识证明的一系列先天优势使其成为了各种区块链扩容和隐私解决方案的重要组成部分

2022-04-15 | 零知识证明, 硬件加速, ZKPs

基于自适应计算的尖端音视频与广播方案亮相 ISE 2022

展示面向专业音视频、广播和智能家居市场的先进且强大的 4K、8K、AV-over-IP 以及基于机器学习的解决方案。团队将展示各种利用自适应计算平台的现场演示

2022-04-13 | 自适应计算, ISE 2022, 机器视觉, Kria-SOM

AMD 要在CPU中引入3D堆叠ML加速器？

AMD 已为一种处理器申请了专利，该处理器具有堆叠在其 I/O 芯片 (IOD) 顶部的机器学习 (ML) 加速器。该专利表明，AMD 可能正计划构建具有集成FPGA 或基于GPU 的机器学习加速器的专用或数据中心系统级芯片 (SoC)。

2022-04-11 | AMD, ML加速器, 机器学习

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer