新闻 | FPGA 开发圈

FPGA实现ISP CCM和3D LUT调色

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

2024-12-18 | FPGA, ISP, Sensor, ZCU104, 每日头条

AMD EPYC 嵌入式 9004 和 8004 系列处理器带来突破性能与能效

第四代 AMD EPYC 嵌入式处理器为网络、安全、存储及工业系统提供突破性能和能效

2024-12-18 | EPYC, AMD

FPGA“探花”莱迪思：2025下半年迎来“U形复苏”？

营收排名全球第三的FPGA企业莱迪思(Lattice Semiconductor)正在面临增长难题。当前，全球半导体产业在经历全行业下行周期后普遍回暖，“逆势而行”的莱迪思将如何破局？

2024-12-17 | FPGA, 莱迪思

加强低功耗FPGA的领先地位

在快速发展的技术领域，从以云端为中心到以网络边缘为中心的创新转变正在重塑数据的处理和利用方式。

2024-12-16 | FPGA, 莱迪思

ICCAD 2024圆满落幕，京微齐力22nm产品持续跃升推动产业加速发展

京微齐力展示了最新研发并已实现量产的22nm产品——HME-P3系列FPGA芯片

2024-12-16 | ICCAD-2024

解锁4K，Xilinx MPSoC ARM + FPGA高清视频采集与显示方案！

今天为大家分享4K HDMI 高清视频方案，基于Xilinx UltraScale+ MPSoC XCZU7EV高性能平台。

2024-12-13 | MPSoC, 视频采集, XCZU7EV, Tronlong

Microchip发布适用于医疗成像和智能机器人的PolarFire® FPGA和SoC解决方案协议栈

新发布的解决方案基于Microchip已经可用的智能嵌入式视觉、工业边缘和智能边缘通信协议栈。

2024-12-13 | Microchip, 智能机器人, 医疗成像, PolarFire

ALINX 发布 Xilinx Zynq 7000 高端综合开发平台 AX7Z045

Zynq 7000 XC7Z045器件集成双核Arm Cortex-A9处理器和Kintex-7架构可编程逻辑资源

2024-12-12 | ALINX, Zynq-7000, AX7Z045

体验Quartus® Prime Pro 24.3 版与Agilex™ 5 FPGA D 系列的强大性能

Quartus® Prime Pro 24.3 版具有诸多强大特性和增强功能，可助力FPGA开发人员加快编译速度、提高设计效率以及缩短产品上市时间

2024-12-12 | Quartus, Agilex, FPGA, Altera

莱迪思推出全新中小型FPGA产品，进一步提升低功耗FPGA的领先地位

全新推出莱迪思Nexus 2下一代小型FPGA平台、发布莱迪思Avant 30和Avant 50系列器件扩展中端产品组合、增强了针对特定应用的解决方案集合和设计软件工具的功能

2024-12-12 | 莱迪思, FPGA, Nexus

瑞苏盈科FPGA应用于3D取证扫描仪核心部件

客户需要采购一个基于FPGA的电子系统，该系统要足够小巧，能够装入手持式便携箱中

2024-12-11 | 瑞苏盈科, FPGA, Mars-AX3, 3D取证扫描仪

AMD Vitis 统一软件平台 2024.2 现已推出！

全新 AMD Vitis 统一软件平台 2024.2 版本已于近期推出。系统架构师和开发人员可以借助新版本进一步提升其设计开发流程，同时提高整体系统性能。

2024-12-11 | Vitis

AMD 成本优化型产品，创新架构成就卓越设计

该系列器件采用先进互连架构，搭配出色外设以及高质量散热封装，为您的成本敏感型应用带来卓越性能。选择适合您当前和未来需求的器件。

2024-12-11 | AMD, UltraScale+, FPGA

芯华章推出新一代高性能FPGA原型验证系统

HuaPro P3的软硬件系统可支持自动化和智能化的实现流程、支持灵活模块化扩展和云部署，能提供高性能硬件验证

2024-12-10 | 芯华章, FPGA原型验证, HuaPro-P3

Arora V 22nm车规芯片第一款！高云GW5A-LV25PG256A0通过AEC-Q100认证

高云 Arora V 25K 产品，内部资源丰富，具有全新架构的高性能 DSP，集成一个MIPI DPHY TX/RX 硬核（2.5Gbps）

2024-12-10 | Arora-V, 高云半导体, 车规芯片

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。