新闻 | FPGA 开发圈

小芯片堆叠，英特尔和AMD的不同做法

本文深入探讨一下英特尔和AMD最新Xeons和Epyc处理器的不同设计理念。

2024-10-25 | MI300, Chiplet, Xeons, EPYC

如何使用Microblaze 就地执行（XIP）程序

本文提供了基于2023.2 Vivado的参考工程，展示如何使用Microblaze 地执行（XIP）程序，并提供一个简单的bootloader。

2024-10-24 | MicroBlaze, XIP, 每日头条, AC701, 首页推荐

Concurrent EDA 借助 AMD Embedded+ 构建机器视觉系统

Concurrent EDA 需要一款灵活、可扩展且高能效的架构，能够处理来自先进机器视觉摄像头的海量数据吞吐量，同时还能为复杂的计算机视觉算法提供处理能力。

2024-10-24 | Embedded, 机器视觉, Concurrent-EDA, AMD

网络安全宣传月：与莱迪思一起应对不断变化的网络安全环境

具有先进安全特性的FPGA可作为计算机系统中高效的硬件可信根（HRoT），提供防篡改组件，确保安全性和完整性

2024-10-23 | 网络安全, 莱迪思

加速发展网络边缘人工智能

本文探索FPGA在推动网络边缘AI创新方面的重要作用。

2024-10-22 | 人工智能

珠海錾芯EDA显著提升Transformer硬件PPA

珠海錾芯半导体基于自有EDA软件ZESTOPT显著提升Transformer硬件PPA（Power, Performance, Area）

2024-10-22 | 珠海錾芯, EDA, Transformer

加速RISC-V生态建设，亚科鸿禹携数Core和指令集调试器等EDA工具加入甲辰计划！

无锡亚科鸿禹电子有限公司宣布正式加入甲辰计划，加速推动国产RISC-V生态建设与产业创新

2024-10-21 | RISC-V, EDA, 亚科鸿禹

Microchip的RTG4 FPGA采用无铅覆晶凸块技术达到最高等级太空认证

RTG4 FPGA旨在为太空应用带来高水准的密度和效能，透过低功耗和抗配置故障来节省成本和工程工作量

2024-10-21 | Microchip, RTG4, QML认证, FPGA

莱迪思Sentry荣获2024年网络安全突破奖

莱迪思Sentry为系统安全提供了一种全面的方法，帮助开发人员通过实时保护和恢复功能主动应对不断变化的网络威胁。

2024-10-17 | 莱迪思, Sentry, 网络安全

英特尔与AMD携手成立x86生态系统顾问小组，以加速开发者及客户的创新

今天，英特尔和AMD宣布联合成立x86生态系统顾问小组，汇聚行业技术领袖，共同塑造这一全球应用极为广泛的计算架构的未来。

2024-10-16 | 英特尔, AMD, x86架构

AMD 扩展 Alveo 产品组合，推出全球极快的纤薄尺寸电子交易加速卡

AMD Alveo UL3422 加速卡为高频交易员在争夺最快交易执行的竞争中提供了优势，同时降低了进入门槛

2024-10-15 | AMD, Alveo, 电子交易, UL3422, FPGA加速卡

网络安全宣传月：与莱迪思一起应对不断变化的网络安全环境

FPGA集可靠性和灵活性于一身，对于急需强大安全解决方案的行业而言是理想的安全引擎

2024-10-15 | 莱迪思, FPGA

Achronix 发布开创性的 Speedster AC7t800 FPGA，推动 AI/ML、5G/6G 和数据中心应用的创新

Achronix 发布开创性的 Speedster AC7t800 中端 FPGA，推动 AI/ML、5G/6G 和数据中心应用的创新

2024-10-14 | Achronix, Speedster, 数据中心

AMD在Advancing AI 2024活动上发布众多领先AI解决方案

AMD为企业级AI提供大规模支持，推出第五代AMD EPYC处理器、下一代网络解决方案和AMD Ryzen AI PRO处理器

2024-10-12 | AMD, AI技术, 高性能计算

挑战英伟达H200 ，AMD推出 256GB MI325X AI 加速器

AMD发布了新一代MI325X人工智能加速器，将其Instinct加速器的VRAM提升至256 GB HBM3e

2024-10-12 | MI325X, AI加速器, HBM

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。