新闻 | FPGA 开发圈

第二代 AMD Versal Premium 系列 CXL® 释放更多内存

第二代 AMD Versal Premium 系列自适应 SoC 是一款多功能且可配置的平台，提供全面的 CXL® 3.1 子系统。该系列自适应 SoC 旨在满足从简单到复杂的各种 CXL 应用需求

2025-04-23 | AMD, Versal Premium, CXL

惟实励新，以“芯”赋能 | 京微齐力亮相2025慕尼黑上海电子展

京微齐力携多项产品及丰富的解决方案重磅亮相此次行业盛会，集中展示了企业的技术研发成果。

2025-04-22 | 京微齐力, 2025慕尼黑上海电子展, FPGA芯片

适用于 AMD Versal™ 的 Vivado™：最大限度满足 Fmax 目标的先进技术

了解 AMD Versal 产品组合与前几代 FPGA 相比在时钟架构功能的增强，并了解如何利用 AMD Vivado™ 工具的先进功能快速完成设计并实现性能目标。

2025-04-21 | AMD, Versal, Vivado

Altera 40G Ethernet IP 环回测试

本文介绍了如何在 Quartus 22.2 环境下，使用 Toolkit 和工程测试方法对 Altera 40G Ethernet IP 进行环回测试

2025-04-21 | Altera, Ethernet, 环回测试

驱动工业机器人，电机控制开发如何快速上手？

根据国际机器人联合会（IFR）发布的《世界机器人报告》，目前全球约有428万台机器人在各类工厂中为我们“打工”，而且随着智能制造的发展，这个数据还在不断地攀升。

2025-04-18 | 工业机器人, 电机控制, KRIA, KD240, 首页推荐

直击慕尼黑上海电子展，ALINX 以 FPGA 助推企业客户产品研发冲刺

芯驿电子携全线产品矩阵和行业应用解决方案亮相，从硬件平台到配套 IP、从通信链路到图像处理，全面展现 FPGA 在智能化时代的落地潜力。

2025-04-18 | 慕尼黑上海电子展, ALINX, FPGA

基于SRAM的FPGA技术创新：快速安全启动机制深度解析

在可编程逻辑器件领域，基于SRAM的FPGA经常被误解。这些FPGA具有极高的灵活性和可重新配置特性，是从消费电子到航空航天等各类应用的理想选择

2025-04-18 | SRAM, FPGA, 莱迪思, Avant

Altera 大学成立：构建 FPGA 技术人才生态，助力行业发展

Altera 大学项目旨在帮助教授们将基于现代 FPGA 工具的最新设计融入教学，从而为学生提供有益于未来职业发展的实践经验和实战技能。

2025-04-17 | Altera, FPGA

智多晶LPC_Controller IP：开启高效数据传输新应用

在FPGA设计领域，西安智多晶微电子推出的LPC_Controller IP正逐渐崭露头角，为工程师们提供了强大的工具，助力他们在数据传输领域大展身手

2025-04-17 | 智多晶, LPC总线

HBM 4标准，发布！

HBM4 支持 4 高、8 高、12 高和 16 高 DRAM 堆栈配置，具有 24 Gb 或 32 Gb 芯片密度，可提供 64GB（32 Gb 16 高）的更高立方体密度

2025-04-17 | HBM4, JEDEC

英特尔出售Altera多数股权的利弊与市场挑战分析

本文将从多方面深入分析该交易带来的潜在收益与风险，以及Altera未来面临的机遇和挑战。

2025-04-16 | 英特尔, Altera, 股权出售

AMD首款2nm芯片，公布

AMD 周一晚间宣布已获得其首款 2 纳米级硅片——核心复合芯片 (CCD)，用于其第六代 EPYC “Venice” 处理器，预计将于明年推出

2025-04-15 | AMD, 2nm芯片

英特尔宣布银湖资本（Silver Lake）战略投资Altera

英特尔公司今日宣布已达成最终协议，将旗下Altera业务51%的股份出售给全球技术投资巨头银湖资本（Silver Lake）

2025-04-15 | 英特尔, 银湖资本, Altera

合见工软发布国内首个HiPi标准的IP/VIP整体解决方案

首个HiPi (High Performance Chips Interconnection Alliance) 标准的IP/VIP整体解决方案拥有优秀的商用级高带宽、低延迟、低功耗、协议完备等特性

2025-04-14 | 合见工软, HiPi

Microchip MCP16701：为 AI、工业及数据中心注入高效电源 “芯” 动力

MCP16701 集成了八个可并联的 1.5A 降压转换器、四个 300 mA 内部低压差稳压器（LDO）和一个用于驱动外部MOSFET的控制器

2025-04-11 | Microchip, MCP16701, 电源管理IC

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer