上文对Zynq中的UART控制器做了简单介绍。从本文开始将以实例的方式详细讲述UART的各种使用方法。本文是UART最基础的使用方法，每秒发送一个“hello world”，实现的功能与printf或xil_printf相同。但后面介绍UART更复杂特性的文章，都是在本文设计的基础上进行改动。
SDK程序设计
Vivado中配置Zynq时启用开发板提供的UART接口。SDK中user_uart.h文件代码如下：
在ZYNQ进阶之路2中我们讲解了PL端PWM呼吸灯的设计，本节我们讲解PL端实现串口UART的发送设计。
在 ZYNQ进阶之路1 中我们讲解了PL端LED流水灯的工程的建立，编码，综合和下载！本节主题，PL端PWM输出设计，讲解怎么用ZYNQ PL端简单实现2通道PWM波输出，其中工程创建过程以及综合生成bit文件过程不再累述！
本文简单介绍Zynq中的UART控制器，重点放在编程所需了解的知识。很多功能使用库函数可以快速配置，因此没必要仔细了解每个寄存器是干什么的这种问题，应把精力放在UART的特性、工作原理和可实现功能方面。
xilinx ZYNQ-7000系列芯片将处理器的软件可编程能力与FPGA的硬件可编程能力实现了完美结合，有低功耗和低成本等系统优势，可以实现无与伦比的系统性能、灵活性和可扩展性，同时可以加速产品的上市进程。与传统的SoC处理解决方案不同，ZYNQ-7000器件的灵活可编程逻辑能实现优化与差异化功能，使设计人员可以根据大部分应用的要求添加外设和加速器。
使用Vivado 工具生成 .hdf文件，比如ZU9_cpu.hdf；使用SDK工具生成FSBL。FSBL的作用主要是初始化PLL，DDR，MIO管脚分配，烧写FPGA，运行uboot等。核心代码代码位于psu_init.c中。
今天，我们聊聊双核通信。双核通信的基础是已经建立好了双核工程，且配置完成。两个CPU之间传递数据，采用了共享内存，共享内存设置在OCM（On Chip Memory）内。
话不多说，进入今天的主题：生成zynq裸核启动文件。1、首先在vivado SDK中分别建立两个工程；2、配置Core1即从核中的BSP文件；3.配置Core0和Core1的DDR空间分配；4.建立FSBL文件，并配置main()文件；5.生成mcs文件和烧写mcs文件到QSPI Flash；6.完成操作将.MCS文件烧写进板子里
上篇中我们简单了解了XADC和其基本使用方法，本文我们将学习XADC的报警功能和中断的使用方法。程序中我们设置温度和VCCPAUX的上、下报警阈值。当超出这个范围时，便进入中断进行报警提示。
异常中断发生时，程序计数器PC所指的位置不同，异常中断就不同。中断结束后，中断不同，返回地址也不同。但是，对于系统复位中断，不需要返回，因为整个应用系统就是从复位中断中开始的。