技术 | FPGA 开发圈

基于开源硬加速平台RIFFA架构的PCIe DMA性能测试及分析

RIFFA 是一种开源通信架构，它允许通过 PCIe 在用户的 FPGA IP 内核和 CPU 的主存储器之间实时交换数据。为了建立其逻辑通道，RIFFA 在 CPU 端拥有一系列软件库，在 FPGA 端拥有 IP 核。本文主要针对其中的DMA性能（Scatter-Gather DMA）进行测试。

2022-02-09 | RIFFA, DMA, 硬件加速

使用Vitis AI在Zynq MP上实现手势识别

本文将使用Tensorflow 2.0从零搭建并训练一个简单的CNN模型来进行数字手势识别，并部署运行在ZynqMP开发板上，来熟悉Vitis AI的工作流程。

2022-01-28 | Vitis AI, Zynq, 手势识别

手把手教你在Windows下用WSL运行Vitis/Vivado/Petalinux

想在Windows下完成Xilinx基于Linux的整套开发编译链？觉得虚拟机还是有各种不便？使用WSL2的时候遇到了各种问题？

2022-01-28 | Windows, WSL, 每日头条

PYNQ 发布支持Kria SoM的镜像

PYNQ官方发布了支持Kria SoM-KV260 Starter Kit)的镜像，此次发布中，Linux部分采用了Kria SoM官方的Ubuntu Linux镜像，所有已有KV260平台的用户可以不用重新烧写SD卡 Linux镜像

2022-01-27 | PYNQ, KRIA, kv260, 每日头条

基于 FPGA 的二进制时钟

本方案是一个基于 FPGA 的二进制时钟，使用 GPS 作为时间参考。

2022-01-27 | Zynq, 二进制时钟

如何在 SDK System （SDK 系统）调试器中设置远程调试？

Xilinx SDK 可帮助您使用远程主机中的 Xilinx Hardware Server（赛灵思硬件服务器）调试远程目标器件。

2022-01-26 | SDK

如何用Xilinx系统调试器调试自定位的应用程序？

系统调试器支持对自重定位的程序（如u-boot）进行源码级调试。自定位程序是一个在运行期间重新定位自己的代码和数据部分的程序。

2022-01-25 | Xilinx, 调试器

SDK 调试显示汇编代码而不是 C 或 C++

我已将我的设计迁移到更新版本的 Vivado 工具。当我在 SDK 中调试时，调试器显示的是汇编代码，而不是 C 或 C++。为什么会出现这种情况？

2022-01-24 | SDK, Vivado

【工程师分享】MPSoC以太网hash包过滤模式

MPSoC的以太网控制器，支持配置4个MAC地址。如果以太网包的目的MAC地址与这4个MAC地址中的任何一个相同，都会接收。

2022-01-21 | MPSoC

Xilinx新技术VVAS GStreamer概念学习和实例入手

如果是FPGA背景的，猛一看到GStreamer一头雾水，且慢我们拆解一下就没那么难理解了。

2022-01-20 | VVAS, GStreamer

如何通过 Python 脚本对设备闪存进行编程

为了对器件的闪存进行编程，必须使用 Vivado/Vivado Lab 或 SDK/Vitis 应用程序。每个选项都有不同的设置过程和编程命令。

2022-01-20 | python, 编程

如何使用 SDK 仅擦除闪存?

在 Vivado Hardware Manger 中，无需重新编程即可擦除闪存。我如何只能擦除闪存而不写入新的引导映像？

2022-01-19 | SDK, 闪存

基于openE902的smart soc 的FPGA测试

本文基于平头哥半导体公司开源的openE902 core、以及smart soc代码，做了FPGA的软件测试。

2022-01-18 | openE902, FPGA测试

【工程师分享】使用Vivado，vck190 BIST 测试，遇到错误“IDCODE/SW CHECK: FAILED”，可以忽略

按Xilinx的XTP613 - VCK190 Board Interface Test v2.1，运行BoardUI.exe，执行vck190 BIST 测试。注意，在开始之前，需要安装QSPI Flash子卡 X-EBM-01。

2022-01-18 | VCK190

Tandem PROM 或 Tandem PCIe 是否需要 PERSIST 双重用途配置引脚？

在 Tandem PROM 配置中需要 Configuration Persist。在第二阶段配置完成后，用于第一阶段和第二阶段配置的双用途 I/O 不能重新用作用户 I/O。

2022-01-18 | PERSIST

每日头条

利用成本优化型 FPGA 和自适应 SoC 释放创新潜能

本电子书主要侧重于为读者介绍成本优化型 FPGA 和自适应 SoC 技术，说明这些技术如何在不降低性能或效率的前提下，为硬件设计提供软件编程能力带来的灵活性优势。

CPM5 QDMA 的 Versal Tandem PCIe启动流程介绍

本文将从硬件设计和驱动使用两个方面介绍基于CPM5 QDMA 的 Versal Tandem设计和启动流程。

Vivado Design Suite 用户指南: 设计分析与收敛技巧

本文档涵盖了如何驱动 AMD Vivado™ Design Suite 来分析和改善您的设计

AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计 CED 示例

本文可让开发者们看懂 AMD Vivado™ Design Tool 2023.2 中的“AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计”CED 示例。

AMD 以太网设计示例

AMD 提供了支持不同速度的多种以太网 IP。此外，还提供了设计示例供用户用作参考。请参阅以下以太网设计示例列表。

基于VDMA的远程图像采集系统参考设计

本参考设计基于ZYNQ开发板，使用VDMA做原始图像采集系统，在petalinux下做服务器，通过Socket发送图像至Windows或者Linux上位机。

劳特巴赫利用 Zynq 突破嵌入式系统设计极限

劳特巴赫的 PowerDebug 模块设计选用了 AMD Zynq™ UltraScale+™ MPSoC。该器件以优化的异构处理引擎组合形式提供了出色的处理、I/O 和内存带宽

在 Windows 10 上创建并运行 AMD Vitis™ 视觉库示例

本篇文章将演示创建一个使用 AMD Vitis™ 视觉库的 Vitis HLS 组件的全过程。此处使用的是 Vitis Unified IDE。