跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
AMD TSN方案简介
随着智能制造、工业物联网、大数据的发展，许多工业自动化应用对于延迟和确定性的要求越来越严格
2023-02-24 |
工业自动化
,
TSN
,
每日头条
米尔ARM+FPGA架构开发板PCIE2SCREEN示例分析与测试
本次测试内容为基于ARM+FPGA架构的米尔MYD-JX8MMA7开发板其ARM端的测试例程
2023-02-24 |
MYD-JX8MMA7
,
FPGA
,
Artix-7
基于Zynq UltraScale+ MPSoC高性能EtherCAT主站方案
本文将介绍KPA EtherCAT 主站在ZCU102平台的移植与测试
2023-02-24 |
EtherCAT
,
ZCU102
,
每日头条
AMD-Xilinx MPSoC的SATA的psgtr的配置
在启动基于K26设计的扩展板时，遇到下列错误。检查硬件设计，SATA使用Lane 3，ref_clk2
2023-02-23 |
MPSoC
,
K26
,
每日头条
AMD-Xilinx MPSoC的Watchdog在Linux中使用的简明教程
AMD-Xilinx MPSoC的器件里，提供了内置的Watchdog
2023-02-22 |
MPSoC
,
kv260
,
每日头条
VERSAL CPM AXI bridge模式的地址转换
Versal 系列的DMA axi bridge模式可以在PL的QDMA IP或者在CPM的QDMA IP中选中
2023-02-21 |
Versal
,
每日头条
Versal ACAP XPE 设计咨询 - 电源排序更改
在某些情况下，部分 VCCO 能与该序列中的其它电源轨共享
2023-02-20 |
电源排序
,
Versal
如何使用 Vivado 来计算器件的封装飞行时间？
本文介绍如何使用Vivado计算器件的封装延迟/封装飞行时间？
2023-02-17 |
Vivado
MIG 7 系列 - 内部/外部 VREF 指南
对于7 系列 MIG DDR3 设计中须使用内部 VREF 或外部 VREF 的情形，是否有指南？
2023-02-17 |
7系列FPGA
如何使用Xilinx的PCIE IP来产生读写请求
通常我们都会用Modelsim、Questa等工具对工程进行仿真验证
2023-02-16 |
PCIE协议
,
仿真
,
每日头条
软件定义的直接射频同步采样多频段/多业务收发器
传统的射频收发器采用的是外差式结构。发射或接收的模拟射频信号通过带有本地振荡器的混频器
2023-02-16 |
软件定义
,
收发器
,
XQRVC1902
如何使用1G/10G/25GSwitching以太网IP切换速率
本文介绍1G/10G/25G Switching以太网IP的手动和自动两种切换速率的原理和方法
2023-02-14 |
以太网IP
,
每日头条
JESD204B 链路中断时的基本调试技巧
本文旨在提供发生 JESD204B 链路中断情况下的调试技巧简介
2023-02-10 |
JESD204B
,
每日头条
如何在Vivado中对RTL源文件进行加密
本文介绍在使用源文件加密时的一些基本概念以及一些常见的问题
2023-02-08 |
Vivado
,
RTL
,
每日头条
高速ADC噪声系数计算方法
今天给大家分享下高速ADC噪声系数计算方法
2023-02-02 |
ADC
‹‹
140 中的第 39
››
