跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
DDR5技术的发展与应用前景
本期文章，我们将和大家一起了解DDR5技术的发展和应用前景。
2024-08-12 |
DDR5
详细解读UCIe 2.0
UCIe是一种开放的行业架构标准，可在不同chiplet之间提供die-to-die之间的接口，解决物理芯片间 I/O 层、芯片间协议和软件堆栈问题。
2024-08-09 |
UCIe 2.0
,
UCIe
基于CPM的QDMA数据传输参考设计
AMD QDMA子系统的PCI Express (PCIe)实现了高性能的DMA与PCI Express®3.x集成块，具有多个队列的概念
2024-08-07 |
CPM
,
QDMA
,
VCK190
,
每日头条
Xilinx的MIG仿真加速方法
本文汇总了一些方法，可以帮助加速Xilinx MIG仿真过程。
2024-08-07 |
Xilinx
,
MIG仿真
基于Versal的椭圆曲线数字签名验证的问题分析
目前在Versal上运行椭圆曲线数字签名验证的example 已经有了，请见如下源码
2024-08-06 |
Versal
,
数字签名验证
,
每日头条
帮你了解SerDes：串行和并行通信有何区别？
本文介绍了串行和并行通信之间的区别，并详细讨论了为什么在数字通信系统中串行通信更为常见。
2024-08-06 |
SerDes
,
并行通信
,
串行通信
一文了解GBUFCE原语
在FPGA设计中，原语（primitive）是指FPGA硬件中的基础构建模块或基本单元。这些原语由FPGA厂商定义
2024-08-02 |
GBUFCE
,
全局时钟缓冲器
如何在PLm实现mutiboot？
在PLm上实现多引导（Multiboot）功能是一个复杂的任务，但对于需要在不同应用场景中灵活切换的设备来说，它是非常有用的。以下是实现Multiboot的详细步骤和注意事项
2024-08-01 |
Multiboot
,
FPGA
,
PLM
数字芯片设计验证经验分享：将ASIC IP核移植到FPGA上——完成充满挑战的任务! （第二部分）
本篇文章是SmartDV数字芯片设计经验分享系列文章的第二篇，将继续分享第二到第四主题，包括FPGA原型的基本概念、常见挑战和基本调整
2024-07-31 |
ASIC
,
FPGA
,
数字芯片设计
,
SmartDV
Ti60F100 内外flash操作方案
有客户认为Ti60F100内部flash容量比较小，只有16Mb，需要外挂flash.这里我们提供了内部flash和外部flash分别操作的方案
2024-07-30 |
Ti60F100
report_dfx_summary命令的介绍
从Vivado 2024.1开始，为了能帮助用户更直观地了解Versal DFX设计的状况，新支持了一条命令report_dfx_summary。下面我们就一起来了解一下这条命令的详情。
2024-07-30 |
Versal-DFX
PCIe®标准演进历史
本文则为大家简单介绍一下PCIe标准的演进历史以及各代PCIe标准之间的主要差异。
2024-07-29 |
PCIe
,
忆联
AMD R2000 Bilby 单板 串口在Grub和Linux下的使用
Ubuntu 20启动时，自动加载了UART驱动，系统启动信息含有UART的相关信息。
2024-07-23 |
AMD
,
Bilby单板
易灵思SOC onchip RAM初始化
最新有客户在询问soc的片上RAM启动方案。于是有了本篇文章。如果soc不使用外部存储而是使用片上RAM的话，文档上似乎没有给出详细的说明
2024-07-19 |
易灵思
,
RAM
,
Ti60F225
AMD R2000 Bilby 单板 Inside BIOS 串口重定向的使用
AMD 嵌入式X86处理器的R2000系列使用Bilby开发板。开发板使用Inside BIOS。
2024-07-19 |
R2000
,
Bilby开发板
,
AMD
第一页
前一页
…
7
8
9
…
下一页
末页
