跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
AMD芯片在3D重建中的应用分析
3D重建通过精确捕捉物体表面几何信息,构建出高精度数字模型,在多个行业中获得了广泛应用。从工业制造、航空航天,到文物保护、建筑工程等领域
2025-05-09 |
AMD
,
3D扫描技术
,
Versal
精通 FPGA 优化:在 AMD Versal™ SoC 上实现高速数据传输与 AI 加速
本文将探讨优化数据传输、AI 引擎加速以及动态功能交换(DFX)的关键技术,以全面释放 AMD Versal SoC 的潜能。
2025-05-09 |
FPGA优化
,
Versal
,
高速数据传输
,
AI加速
,
首页推荐
智多晶 eSPI _Slave IP介绍
eSPI总线具有低功耗、管脚数量少、高效的数据传输等优点,常用于与EC、BMC、SIO等外设的通信,是PC中CPU与这些外设通信的主流协议
2025-05-08 |
智多晶
,
eSPI总线
AMD Vivado™ Design Tool 综合中的门控时钟转换
传统上,使用门控时钟是 ASIC 设计中降低系统功耗的常见方法。通过门控时钟,可在非必要时阻止整组寄存器的状态转换。
2025-05-08 |
Vivado
,
门控时钟转换
,
AMD
YunSDR通信小课堂-Versal Al Core专题(第45讲)
AI Engine是一款高度优化的处理器,具有单指令多数据(SIMD)和超长指令字(VLIW)处理器,支持定点和浮点精度。
2025-05-07 |
YunSDR
,
Versal Al Core
,
AI Engine
,
威视锐
YunSDR通信小课堂-Versal Al Core专题(第44讲)
AI Engine阵列界面有三种类型的AI Engine界面平铺。AI Engine阵列的每一列都有一对一的接口Tile对应
2025-05-06 |
YunSDR
,
Versal Al Core
,
AI Engine
Vitis HLS 系列 1:Vivado IP 流程(Vitis 传统 IDE)
这篇博客旨在逐步演示如何使用 Vitis HLS 来创建一个 HLS IP,通过 AXI4 接口从存储器读取数据、执行简单的数学运算,然后将数据写回存储器
2025-04-30 |
Vitis HLS
,
Vivado
,
Vitis
FPGA 大神 Adam Taylor 使用 ALINX VD100(AMD Versal系列)开发平台实现图像处理
这是一块基于 AMD Versal Edge AI 平台的开发板,功能特别强大,可以用来做图像处理、人工智能等各种高阶应用。
2025-04-30 |
Adam-Taylor
,
Versal
,
图像处理
,
ALINX
YunSDR通信小课堂-Versal AI Core专题(第43讲)
本节描述了AI Engine阵列内以及AI Engine Tile和可编程逻辑(PL)之间的数据通信示例。
2025-04-30 |
YunSDR
,
Versal AI Core
,
威视锐
如何使用One Spin检查Vivado Synth的结果(以Vivado 2024.2为例)
本文讲述了如何使用 One Spin 检查 AMD Vivado™ Design Suite Synth 的结果(以 Vivado 2024.2 为例)。
2025-04-29 |
Vivado2024.2
,
Vivado
,
OneSpin
YunSDR通信小课堂-Versal AI Core专题(第42讲)
AI Engine内存模块有32 KB的数据内存,分为八个存储体、一个内存接口、DMA和锁。传入和传出方向都有DMA,每个内存模块内都有一个Locks块
2025-04-29 |
YunSDR
,
Versal AI Core
,
威视锐
Versal Clock Wizard AXI DRP 示例
我们将使用 Clocking Wizard 文档 PG321 中的“通过 AXI4-Lite 进行动态重配置的示例”章节作为参考。
2025-04-28 |
Versal
,
VCK190
,
AMD
YunSDR通信小课堂-Versal AI Core专题(第41讲)
AMD Versal™自适应SoCs将标量引擎、自适应引擎和AI Engine与领先的内存和接口技术相结合,为任何应用提供强大的异构加速功能
2025-04-28 |
YunSDR
,
Versal AI Core
,
威视锐
利用 LSB 纠正技巧对中点值进行收敛舍入的用例
本文包含一个设计示例,该示例使用 DSP58 将中点值收敛舍入到最近的偶数和奇数。
2025-04-27 |
LSB算法
,
DSP
,
首页推荐
YunSDR通信小课堂-Versal AI Core专题(第40讲)
Versal自适应SoCs将标量引擎、自适应引擎和智能引擎与前沿内存和接口技术相结合,为任何应用程序提供强大的异构加速
2025-04-27 |
YunSDR
,
Versal AI Core
‹‹
145 中的第 8
››