技术

源代码级别调试 Vivado Simulator提供了在仿真过程中debug设计的特性，通过为源代码添加一些可控制的执行条件来检查出问题的地方。总的来说有三种调试方法： 1.使用Step逐行调试 Step命令一次只执行HDL代码中的一行，从而验证和调试设计。运行仿真后，点击Run->Step或工具栏中的Step可执行该命令。Restart可以将时间复位到TestBench的开始。... 阅读详情

有了BOOT.BIN（fsbl+pmu+atl+uboot）、uImage、uramdisk.image.gz,dtb文件，就可以启动了。把上述文件统统拷贝到SD卡，并设置开发板为SD卡启动。 0. U-BOOT启动参数 设置启动参数，然后启动 fatload mmc 0 0x1000000 uImage;fatload mmc 0 0x2000000 uramdisk.image.gz;... 阅读详情

开发环境： Windows下的Vivado套件 Linux ubuntu Step1:首先从Xilinx GitHub上下载Device Tree Generator（设备树生成器）的BSP https://github.com/Xilinx/device-tree-xlnx/pulls 并将其复制到SDK的安装目录下 Step2：配置SDK开发环境，Xilinx Tools->... 阅读详情

在设计中，所有的算数运算符都是按照无符号数进行的。如果要完成有符号数计算，对于加、减操作通过补码处理即可用无符号加法完成。对于乘法操作，无符号数直接采用“*”运算符，有符号数运算可通过定义输出为 signed 来处理。 通过“*”运算符完成有符号数的乘法运算。 module ceshi (out, clk, a, b); output [15:0] out; input clk; //通过... 阅读详情

作者：leon_zeng0 Zynq 有一个64位全局定时器，我觉得有点实用价值，比如精确的实时计算，代码运行时间计算。 怎么用呢？我就google 了一下，有篇文章推荐查看2个文件。这2个文件名分别是 sleep.c, xtime_l.c。 这2个文件是Vivado 安装的时候就安装好了的样例程序，我的是在这个目录下： C:\Xilinx\SDK\2015.4\data\embeddedsw... 阅读详情

鉴于芯片设计的复杂度提升， 成功设计一个芯片所牵扯的步骤与过程也愈加复杂，所需花费的资金也成倍增加，一个典型的芯片开发项目的周期和花销如下所示 可以见到在芯片制造出来之前，很多精力会花费在RTL代码验证工作上，另外软件的相关开发工作，也会在得到芯片前开始，这2方面都需要借助FPGA原形来模拟芯片的行为，帮助硬件开发和软件开发者，共同提升工作效率。 FPGA原型在数字芯片设计中，基本是必不可少的... 阅读详情