跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
利用高精度窗口监控器有效提高电源输出性能
设计和监控计算与处理芯片所用的电源时,需要特别关注容差问题,因为从不同角度来看的话,容差的处理方式可能有所不同。在本文的讨论中,我们在以下章节定义每种容差。
2025-05-26 |
电池供电
,
ADI
,
Arria
YunSDR小课堂-AIE编程指南(第50讲)
AI引擎包含一个标量处理器,可用于实现标量数学运算、非线性函数和其他通用运算。有时候,拥有一个黄金标量参考版本的代码会很有帮助
2025-05-26 |
YunSDR
,
FIR滤波器
,
API
,
威视锐
Versal:内置自校准 (BISC) 在异步模式下的工作原理及功能
本文提供有关 Versal 内置自校准 (BISC) 工作方式的详细信息。此外还详述了 Versal 的异步模式及其对 BISC 的影响。
2025-05-23 |
Versal
YunSDR小课堂-AIE编程指南(第49讲)
对于非相邻AI引擎,可以使用与每个AI引擎相关联的存储器模块中的DMA来建立类似的通信。在每个存储器模块中使用乒乓缓冲器,并通过锁进行同步
2025-05-23 |
YunSDR
,
威视锐
,
AI引擎
后量子加密(PQC): 为量子时代的未来保驾护航
本白皮书深入探讨了当前加密协议的漏洞,介绍了最新标准化的PQC算法,为那些希望采取措施对抗量子威胁的组织提供了战略路线图
2025-05-22 |
后量子加密
,
PQC
,
量子时代
,
莱迪思
AMD Zynq™ UltraScale+™ RFSoC - RF Data Converter 资源
本篇博文主要涵盖了 AMD 为集成的 RF Data Converter 提供的公共资源。
2025-05-22 |
RFSoC
,
AMD
,
首页推荐
Vitis HLS 系列 2:Vivado IP 流程 (Vitis Unified)
这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的,但使用的是 Vitis Unified IDE,而不是之前传统版本的 Vitis HLS。
2025-05-20 |
Vitis HLS
,
Vivado
,
每日头条
,
ZCU104
ADI μModule® 稳压器是 FPGA 供电的理想之选
本文将为那些设计 FPGA 电源电路的人介绍在 FPGA 电源设计中需要了解的要求,以及 ADI μ Module® (微型模块) 稳压器作为符合这些要求的电源模块。
2025-05-20 |
µModule稳压器
,
FPGA供电
,
ADI
YunSDR小课堂-AIE编程指南(第48讲)
AI引擎是一系列超长指令字处理器,具有单指令多数据向量单元,针对计算密集型应用进行了高度优化,特别是数字信号处理、5G无线应用和机器学习等AI技术。
2025-05-20 |
YunSDR
,
AI引擎
O-RAN 仿真设计示例 2:使用多个分量载波来进行设计仿真
本篇博文旨在将 O-RAN 仿真系列博客扩展至多个分量载波 (CC) 的用例。其中还涉及到 O-RAN 通道处理 (OCP) 模块中的 CCID 配置。
2025-05-19 |
O-RAN
,
仿真
FPGA 大神 Adam Taylor 使用 ChipScope 调试 AMD Versal 设计
在上篇文章中,我们已经通过测试图案生成器,成功验证了 ALINX VD100 的图像显示链路。这次终于要接入 MIPI 摄像头,进行真正的图像处理了!
2025-05-16 |
Adam Taylor
,
ChipScope
,
Versal
,
首页推荐
YunSDR通信小课堂-Versal Al Core专题(第47讲)
在AI Engine阵列配置中有两种顶级方案:通电时的AI Engine阵列配置和AI Engine阵列部分重新配置。
2025-05-15 |
YunSDR
,
Versal Al Core
,
威视锐
利用集成 DC/DC 稳压器为 FPGA 高效供电
本文中,DigiKey回顾了 FPGA 的电源输电需求,重点强调电压精度、瞬态响应和电压排序,并通过运行实例详细介绍各种与热管理有关的挑战
2025-05-14 |
DC/DC稳压器
,
FPGA供电
,
DigiKey
Versal 上的级联模式示例
本篇博文主要讲解在 PL 中将来自 IP 核的超 32 次中断布线到 PS 的情况下,该如何使用 AXI Interrupt Controller (INTC) 中的级联模式。
2025-05-13 |
Versal
,
VCK190
YunSDR通信小课堂-Versal Al Core专题(第46讲)
AI引擎中的算术逻辑单元(ALU)管理以下操作。在所有情况下,发行率都是每个周期一条指令。
2025-05-12 |
YunSDR
,
Versal Al Core
,
AI Engine
,
威视锐
‹‹
145 中的第 7
››