新闻 | FPGA 开发圈

解锁4K，Xilinx MPSoC ARM + FPGA高清视频采集与显示方案！

今天为大家分享4K HDMI 高清视频方案，基于Xilinx UltraScale+ MPSoC XCZU7EV高性能平台。

2024-12-13 | MPSoC, 视频采集, XCZU7EV, Tronlong

Microchip发布适用于医疗成像和智能机器人的PolarFire® FPGA和SoC解决方案协议栈

新发布的解决方案基于Microchip已经可用的智能嵌入式视觉、工业边缘和智能边缘通信协议栈。

2024-12-13 | Microchip, 智能机器人, 医疗成像, PolarFire

ALINX 发布 Xilinx Zynq 7000 高端综合开发平台 AX7Z045

Zynq 7000 XC7Z045器件集成双核Arm Cortex-A9处理器和Kintex-7架构可编程逻辑资源

2024-12-12 | ALINX, Zynq-7000, AX7Z045

体验Quartus® Prime Pro 24.3 版与Agilex™ 5 FPGA D 系列的强大性能

Quartus® Prime Pro 24.3 版具有诸多强大特性和增强功能，可助力FPGA开发人员加快编译速度、提高设计效率以及缩短产品上市时间

2024-12-12 | Quartus, Agilex, FPGA, Altera

莱迪思推出全新中小型FPGA产品，进一步提升低功耗FPGA的领先地位

全新推出莱迪思Nexus 2下一代小型FPGA平台、发布莱迪思Avant 30和Avant 50系列器件扩展中端产品组合、增强了针对特定应用的解决方案集合和设计软件工具的功能

2024-12-12 | 莱迪思, FPGA, Nexus

瑞苏盈科FPGA应用于3D取证扫描仪核心部件

客户需要采购一个基于FPGA的电子系统，该系统要足够小巧，能够装入手持式便携箱中

2024-12-11 | 瑞苏盈科, FPGA, Mars-AX3, 3D取证扫描仪

AMD Vitis 统一软件平台 2024.2 现已推出！

全新 AMD Vitis 统一软件平台 2024.2 版本已于近期推出。系统架构师和开发人员可以借助新版本进一步提升其设计开发流程，同时提高整体系统性能。

2024-12-11 | Vitis

AMD 成本优化型产品，创新架构成就卓越设计

该系列器件采用先进互连架构，搭配出色外设以及高质量散热封装，为您的成本敏感型应用带来卓越性能。选择适合您当前和未来需求的器件。

2024-12-11 | AMD, UltraScale+, FPGA

芯华章推出新一代高性能FPGA原型验证系统

HuaPro P3的软硬件系统可支持自动化和智能化的实现流程、支持灵活模块化扩展和云部署，能提供高性能硬件验证

2024-12-10 | 芯华章, FPGA原型验证, HuaPro-P3

Arora V 22nm车规芯片第一款！高云GW5A-LV25PG256A0通过AEC-Q100认证

高云 Arora V 25K 产品，内部资源丰富，具有全新架构的高性能 DSP，集成一个MIPI DPHY TX/RX 硬核（2.5Gbps）

2024-12-10 | Arora-V, 高云半导体, 车规芯片

卫星互联网-5G NTN端到端解决方案

威视锐可编程5G网络系统（P5G）是专门用于科研5G的原型验证系统，可以搭建出一套面向卫星互联网的5G NTN端到端解决方案

2024-12-06 | 5G, 原型验证, 卫星互联网, 威视锐科技

大连理工&南信大-紫光同创FPGA创新实践基地揭牌

为了深化产教融合，加快推进国产FPGA人才培养，紫光同创与大连理工大学软件学院及南京信息工程大学工程训练中心达成合作，共同建设FPGA联合创新实践基地。

2024-12-06 | 大连理工, 紫光同创, FPGA, 南京信息工程大学

CXL 3.2，正式发布

3.2 规范优化了 CXL 内存设备的监控和管理，增强了 CXL 内存设备在操作系统和应用程序方面的功能

2024-12-05 | CXL3.2

ED6H系列FPGA口袋实验室

ED6H系列FPGA口袋实验室是中科亿海微自主研发的基于“FPGA在线教学平台”的教学实践工具，专为高校电子相关专业师生打造

2024-12-04 | ED6H, FPGA, 中科亿海微

AMD Zynq 与 Spartan 助力 Digilent 下一代测试与测量仪器

测试与测量设备等应用正变得越来越复杂，需要更高的分辨率，因此需要更高的采样率和更大的内存

2024-12-04 | Zynq, Spartan, Digilent, 测量仪器

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer