Vitis

AMD Vitis™ 软件平台是一款开发环境，主要用于开发包括 FPGA 架构、Arm® 处理器子系统和 AI 引擎在内的设计。Vitis 工具与 AMD Vivado™ ML 设计套件相结合，可为设计开发提供更高层次的抽象。

如何在 Vitis Unified IDE 中启用 SDTGEN 挂钩

judy 在 周五, 03/08/2024 - 11:55 提交

Vitis Unified IDE使用“System Device Tree (SDT)”将硬件元数据从Vivado传递到 Vitis

2023.2 Vitis Unified IDE独立应用移植详细信息

judy 在 周四, 03/07/2024 - 11:11 提交

在 2023.2 版的全新 Vitis Unified IDE 中，不再生成 DeviceID 作为索引参数用于独立 BSP 驱动程序内的

AI 引擎系列 10 - 运行 AI 引擎的完整系统（第二部分）

judy 在 周一, 02/26/2024 - 15:11 提交

在文中，我们将构建系统、分析生成的输出并在硬件仿真中使用 QEMU 运行系统。

Vitis2020.1 开发流程

wyh102 在 周四, 01/11/2024 - 09:11 提交

最近工作用petalinux编译出的镜像无法满足当下工作的需要，故想着换一条思路用Vitis进行裸机开发

AMD(Xilinx) vitis FPGA/SOC开发软件安装

judy 在 周四, 01/04/2024 - 17:20 提交

Vitis 统一软件平台可实现在Xilinx异构平台上开发嵌入式软件和加速应用

HLS Vivado Vitis开发的一些操作细节或注意事项

wyh102 在 周四, 01/04/2024 - 16:52 提交

HLS代码编写好之后，需要手动进行build编译

HLS中pragma的归纳总结（入门级）

matt z 在 周四, 12/28/2023 - 09:03 提交

本文介绍了一些directive，仅供参考。

Vitis 统一软件平台文档

judy 在 周三, 12/20/2023 - 10:26 提交

本用户指南涵盖了 Vitis 入门、使用 Vitis Unified IDE、Bootgen 工具

研讨会：利用编译器指令提升AMD Vitis™ HLS 设计性能

judy 在 周二, 12/05/2023 - 09:45 提交

演示如何利用优化指令和 HLS 分析功能来高效驾驭各种 AMD 自适应 SoC 及 FPGA 产品的快速解决方案

Vitis_Libraries vision L3 isppipeline U50/ZCU102流程示例

judy 在 周四, 11/30/2023 - 16:28 提交

Vitis Vision库中的内核在 Xilinx Vitis工具套件中进行了优化和支持