FPGA 开发圈 | FPGA 社区

学会System Generator（2）——数字滤波器设计

本文是该系列的第2篇，上一篇介绍了System Generator的基本知识以及软件的安装。本文将以一个简单的数字滤波器的设计为主题，介绍Sysgem Generator的完整设计流程，同时详细介绍使用到的各个block。本设计使用到的block 1.Xilinx block： Digital FIR Filter（->DSP）：数字滤波器 Gateway In（->Basic... 阅读详情

2018-07-26 | System Generator, 数字滤波器

卷积神经网络物体检测之感受野大小计算

学习RCNN系列论文时，出现了感受野(receptive field)的名词，感受野的尺寸大小是如何计算的，在网上没有搜到特别详细的介绍，为了加深印象，记录下自己对这一感念的理解，希望对理解基于CNN的物体检测过程有所帮助。 1. 感受野的概念　　在卷积神经网络中，感受野的定义是卷积神经网络每一层输出的特征图（feature map）上的像素点在原始图像上映射的区域大小。... 阅读详情

2018-07-26 | CNN, 卷积神经网络, 感受野, 物体检测

在FPGA中，实现逻辑的基本单元是查找表（LUT）而非基本门电路。目前的FPGA中，单一LE或者Cell通常能实现至少4输入查找表的逻辑功能。 4输入查找表可以看成是具有4位地址1位数据的存储器，能够存储16bit数据，这也是LUT能被用于组建分布式RAM的原因。如果要构成一个6输入1输出MUX，可以通过两片4输入查找表级联，也可直接用一片完整的6输入查找表，两片4输入的查找表的存储容量是32... 阅读详情

2018-07-26 | FPGA, 查找表

学会System Generator（1）——入门与安装

记录《学会System Generator》系列的目的是为了熟练掌握Xilinx公司旗下System Generator产品的使用。本文是该系列的第一篇，主要介绍System Generator的基本知识以及软件的安装。 System Generator基本特性 System Generator是一款DSP设计工具，其借助MATLAB中的Simulink开发环境完成FPGA的设计。... 阅读详情

2018-07-25 | System Generator

AI芯片可能只是FPGA的附庸

作者：佐思产研周彦武央行放水之后，催生出了一大批手握重金的投资机构，而国内优秀的投资标的，特别是高科技领域的标的极为稀缺，AI芯片获得投资易如反掌，一时间冒出来几百家AI芯片公司，也给投机分子可乘之机。作为国内最优秀的AI芯片公司，深鉴科技被以3亿美元的价格卖给FPGA巨头赛灵思。过去两年，深鉴科技是国内AI芯片领域冉冉升起的一颗明星。这家2016年3月成立的初创公司目前已完成三轮融资，... 阅读详情

2018-07-25 | AI芯片, FPGA, 人工智能

【科普】卷积神经网络的特点和应用

1. 概念英文名：convolutional neural network 是一种前馈神经网络，即表明没有环路，普通神经网络的 BP 算法只是用于方便计算梯度，也是前馈神经网络。是深度学习结构的一种，是一种深度、前馈神经网络。可以使用 BP 算法进行训练 ConvNet architectures make the explicit assumption that the inputs... 阅读详情

2018-07-25 | 卷积神经网络

【下载】谈谈Python的生产力价值--Xilinx Zynq产品极限边缘分析

利用Zynq SoC架构上的Python生产力属性，用户可以利用可编程逻辑和微处理器的优势，更轻松地构建人工智能，机器学习和信息技术应用程序设计。点击下载

2018-07-25 | python, WP502

【视频】Model Composer 2018.1 的最新内容

了解有关 Model Composer 2018.1版中新功能的更多信息 - HLS 定点数据类型的增强可视化、全新示例、自定义块创建增强功能等！Model Composer 是一个以算法为中心的 Xilinx 工具箱，可在 MathWorks Simulink; 环境中进行快速设计探索，并通过自动代码生成和优化加速生产路径。

2018-07-25 | Model-Composer, 今日头条

AXI4-Stream协议的信号以及Xilinx提供的从AXI到AXI-Stream转换的IP核区别

AXI4-Stream协议是一种用来连接需要交换数据的两个部件的标准接口，它可以用于连接一个产生数据的主机和一个接受数据的从机。当然它也可以用于连接多个主机和从机。该协议支持多种数据流使用相同共享总线集合，允许构建类似于路由、宽窄总线、窄宽总线等更为普遍的互联。比较重要的信号线有： ACLK: 时钟源,全局时钟信号。所有信号在ACLK信号上升沿采样。 ARESETn:复位源,全局复位信号。... 阅读详情

2018-07-25 | AXI4-Stream

Xilinx Petalinux 开发环境搭建与安装

开发环境 VirtualBox, Ubuntu 16.04 64 bit, Petalinux 2015.4 在VirtualBox中安装Ubuntu，用户名：xilinx-arm 密码：rootstep1: 与Win10共享文件问题（百度） step2. apt-get更新源运行apt-get update。 apt-get update step3. 安装petalinux需要的依赖库

2018-07-25 | Xilinx, Petalinux

Vivado HLS入门

前言 FPGA的能耗比优于GPU，且设计自由度高，受到许多深度学习开发者的青睐。但是用HDL语言开发神经网络过于复杂，利用Xilinx公司的高层次综合工具vivado HLS开发RTL逻辑的IP核则可以降低开发难度。本文主要描述了如何使用vivado HLS的基本功能。文章内容主要来自于Xilinx官方文档：ug871-vivado-high-level-synthesis-... 阅读详情

2018-07-25 | Vivado-HLS

Xilinx Zynq 7000 FSBL启动分析（二）

前言在上一次分析中，分析到了 HandoffAddress = LoadBootImage(); 在分析这个函数之前，在从0地址运行之前，在复位（上电复位）之后会从bootROM这个位置开始执行代码，在bootROM中，程序会将QSPI（如果是从qspi启动的话）的前nK的数据拷贝到OCM中，然后跳转到OCM中执行。把生成的BOOT.bin文件用二进制程序打开，... 阅读详情

2018-07-25 | Xilinx, Zynq-7000, FSBL

Xilinx Zynq 7000 FSBL启动分析（一）

花了几天看完了FSBL的代码，在这里做个总结，分析一下zynq的启动过程。众所周知，xilinx zynq 7000系列的芯片中包括两个部分，PS和PL，也就是FPGA的逻辑编程的部分跟嵌入式ARM的部分，ARM部分是双核的A9处理器。关于FPGA的部分在这里就不说了。其实说的简单点，可以吧这个芯片看成一个带有FPGA外设的ARM处理器，下面详细分析一下启动流程。所有的芯片都是从0地址启动的... 阅读详情

2018-07-24 | Xilinx, Zynq-7000, FSBL

Python中机器学习的特征选择工具

摘要：还在为特征选择抓狂？这个工具了解一下！特征选择，即在数据集中查找和选择最有用的特征的过程，是机器学习的关键步骤。不必要的特征会降低训练速度、模型的可解释性，最重要的是会降低测试集的泛化性能。我对临时的特征选择方法感到很失望，但是在解决机器学习问题时又反复用到了这些方法，所以就创建了一个关于特征选择的Python类，该类可以在GitHub上找到。... 阅读详情

2018-07-23 | python, 机器学习

Python中匿名函数lambda的各种用法

Python中的lambda提供了对匿名函数的支持。使用lambda，我们可以实现函数编程，即将函数作为参数传递给其他函数。在Python中，lambda的作用可以从多个例子来理解： 1，用在过滤函数中，指定过滤列表元素的条件： filter(lambda x: x % 3 == 0, [1, 2, 3, 4, 5, 6, 7, 8, 9]) > [3, 6, 9] 2，用在排序函数中... 阅读详情

2018-07-23 | python, python