博客 | FPGA 开发圈

FPGA在AI上的最新成果

下午有个朋友问我，现在AI发展这么快，怎么没听过FPGA有什么动静，难道FPGA就真的搭不上AI这趟列车了吗？

2025-03-12 | FPGA, AI

简要讲解Xilinx的SRIO IP的配置参数（高速收发器二十九）

打开srio IP的配置界面，如下图所示，在1处选择使用高级模式。2处设置SRIO的数据链路，包含几路高速收发器，由于后续上板时通过光纤回环

2025-03-10 | SRIO, 高速收发器

Vivado里如何把emacs设为默认编辑器

习惯了用linux下emacs写代码，最近换到了windows下开发fpga，也想用emacs，怎么办呢？原来在Vivado IDE里就可以设置，但也有一些注意事项。

2025-03-06 | Vivado, emacs, 编辑器

FPGA标准库-Open Logic

FPGA 开源生态系统与其他开源社区相差甚远，但它正在突飞猛进，需要每个FPGA工程师努力去维护

2025-03-03 | FPGA, Open-Logic

FPGA 2025最佳论文--加速视频推理大模型

这篇文章再来看一篇新鲜出炉的论文，是上海交大和清华大学共同发表的一篇论文。这篇论文获得了FPGA 2025最佳论文奖，是用FPGA对视频生成大模型进行加速优化

2025-03-03 | FPGA, 加速视频, 大模型

YunSDR通信小课堂（第24讲）

正如前面7.2节所讨论的，在RF-ADC之前，需要适当的放大和模拟滤波。如果接收到的射频信号通过滤波器、放大器等直接从天线到达

2025-02-28 | YunSDR, RF-ADC, 威视锐

一文全面了解“ASK调制”

你是否好奇无线遥控器、智能门锁如何传递信号？今天我们就来揭秘一种简单又神奇的通信技术——ASK调制（振幅键控调制）。

2025-02-28 | ASK, 通信技术

FPGA实现Aurora 8B/10B接口（4）--官方例程学习（Streaming接口）

首先新建一个工程，这个工程什么除了生成Aurora 8B/10B IP核以外什么也不做。IP核的定制过程如下。

2025-02-26 | FPGA, Aurora

Vivado逻辑分析仪使用教程

统的逻辑分析仪在使用时，我们需要将所要观察的信号连接到FPGA的IO管脚上，然后观察信号。当信号比较多时，我们操作起来会比较繁琐

2025-02-26 | Vivado, 逻辑分析仪

YunSDR通信小课堂（第23讲）

如前所述，RF- ADC能够接收射频频率高达几GHz的信号。一旦数字化，信号被解调，这样它就以0赫兹为中心。该操作的关键是每个RF-ADC中的数字复混频器

2025-02-25 | YunSDR, 射频数据转换器, 威视锐

一文快速掌握Vivado的FFT IP

今天分享一下vivado FFT IP，包括配置要点以及使用难点，让读者快速上手。

2025-02-25 | Vivado, 快速傅里叶变换, FFT IP

将自定义 IP （HDL）添加到 Vivado 模块设计（Block Design）

使用Vivado Block Design设计解决了项目继承性问题，但是还有个问题，不知道大家有没有遇到，就是新设计的自定义 RTL 文件无法快速的添加到Block Design中

2025-02-20 | Vivado, HDL

快速傅里叶变换（FFT）：从数学公式到5G信号，揭开数字世界的“频率密码”

你是否想过，为什么手机能瞬间解码WiFi信号？为什么音乐APP能一键分离人声和伴奏？答案就藏在快速傅里叶变换（FFT）这个“数字魔法”中

2025-02-20 | 傅里叶变换, 5G, FFT

3分钟掌握离散傅里叶变换（DFT）：数字世界的“频率解码器”

你是否好奇，一段嘈杂的录音如何被分离出人声和背景音乐？一张模糊的照片如何通过算法变得清晰？

2025-02-18 | 离散傅里叶变换, 频率解码器, DFT

FPGA DSP：Vivado 中带有 DDS 的 FIR 滤波器

本文使用 DDS 生成三个信号，并在 Vivado 中实现低通滤波器。低通滤波器将滤除相关信号。

2025-02-18 | FPGA, DSP, Vivado, 低通滤波器

精彩推荐

如何在KR260 starter kit上应用gmii2rgmii IP

很多客户希望在PL里把GMII接口转换为RGMII接口，这就会用到gmii2rgmii converter IP。经常看到客户在使用这个IP的过程中遇到一些问题，本文给出了基于KR260 starter kit板卡应用gmii2rgmii的范例。

FPGA软核生态全景对比：六大厂商工具解析与产业选型建议

本文将深度剖析当前六大主流FPGA厂商的软核开发工具及软核实现，帮助从业者在选型与应用中做出科学判断。

MPSoC A53 AMP模式配置

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式，让整个系统既能满足性能要求,也能满足实时性要求。

PetaLinux 先决条件第 2 部分：将自定义配方/层和程序包添加到根文件系统中

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。