新闻 | FPGA 开发圈

莱迪思：FPGA技术助力AI推理加速

莱迪思半导体亚太区总裁徐宏来（Jerry Xu）介绍了莱迪思对于2025年的展望和公司的未来发展战略。

2025-03-18 | 莱迪思, FPGA, AI

智多晶车规级FPGA芯片再添新成员

得益于高度的灵活性，FPGA芯片在新能源行业得到广泛应用。随着智能驾驶的快速发展，FPGA芯片在汽车电子系统中的重要性日益凸显

2025-03-17 | 智多晶, 智能驾驶, Seal5000, FPGA芯片

莱迪思在2025年嵌入式世界大会上荣获ECD最佳产品奖（Best in Show）

莱迪思Nexus™ 2 FPGA平台凭借其先进的互连、优化的功耗和性能以及领先的安全性而获此殊荣

2025-03-14 | 莱迪思, Nexus-2

Altera 推出低于 100 美元的 Agilex 3 AI FPGA，助力边缘 AI 发展

近日，Altera 宣布正式量产面向嵌入式市场的 Agilex 3 系列 AI FPGA，其最小型号售价低于 100 美元

2025-03-14 | Altera, Agilex-3, AI, 边缘计算, 首页推荐

智多晶Serdes IP

目前智多晶Seal 5000系列产品SerDes的性能处于业界领先水平，SDM支持0.5-10.3Gbps线速率，SDP支持0.5-6.6Gbps的线速率。

2025-03-14 | 智多晶, ‌SerDes, Seal-5000, 高速串行通信技术

迈特芯科技最新发布支持DeepSeek蒸馏版及满血版的异构FPGA一体机整机设计方案

迈特芯推出的异构FPGA DeepSeek一体机覆盖7B到671B规模的DeepSeek大模型，提供私有化部署、行业场景定制、高效安全合规的端到端解决方案。

2025-03-13 | 迈特芯科技, DeepSeek, FPGA

直采+异构，看 RFSoC FPGA 开发板 AXW49 如何应对射频信号处理高要求

基于AMD Zynq UltraScale+™ RFSoC Gen3 XCZU49DR 芯片的 16 通道 14 位 2.5GSPS ADC 与 16 通道 14 位 9.85GSPS DAC，实现全数字域直接射频采样

2025-03-13 | RFSoC, AXW49, 射频信号处理, XCZU49DR

紫光同创联合海图微和深目微共同推出GigE Vision解决方案

该方案基于Pango Logos系列PGL50器件、海图微CMOS Sensor HT501A和深目微GigE Vision IP方案共同实现

2025-03-13 | 紫光同创, PGL50, GigE-Vision, 首页推荐

AMD 推出第五代 AMD EPYC 嵌入式处理器

高性能“Zen 5”架构可提供服务器级性能与效率，并结合专属打造的功能，以优化产品寿命和系统弹性

2025-03-12 | AMD, EPYC, 嵌入式处理器

CXL 3.1：CXL 标准的进阶之路上，如何将互连性能推向新高？

本文将介绍CXL 3.1标准的最新更新内容，包括新增的安全特性，以及如何持续为下一代基础结构提供内存池功能。

2025-03-12 | CXL 3.1, CXL, 首页推荐

富士通利用 AMD Zynq RFSoC 提供高能效 5G 无线电

富士通采用 AMD Zynq RFSoC 数字前端（ DFE ）器件来提供具有成本效益、高容量和高能效的无线电，以满足不同市场需求

2025-03-12 | 富士通, Zynq-RFSoC, 无线电, 5G

Altera 2025新品发布：以独立运营优势引领FPGA创新，赋能边缘与AI未来

今天，随着Altera CEO Sandra Rivera宣布一系列重磅新品与技术进展，标志着这家独立运营的FPGA巨头正式迈入“Altera 2.0”时代

2025-03-11 | Altera, FPGA, AI, 首页推荐

Altera FPGA 突破创新边界，加速智能边缘领域发展

在 2025 国际嵌入式展上，Altera 发布了专为嵌入式开发者打造的最新可编程解决方案，以进一步突破智能边缘领域的创新边界

2025-03-11 | Altera, FPGA, 智能边缘

FPGA：AI安全的坚强守护者

在AI技术蓬勃发展的当下，数据安全问题成为了高悬于行业之上的达摩克利斯之剑。AI模型的训练与应用高度依赖海量数据

2025-03-11 | FPGA, AI, 莱迪思, Sentry

面向紧凑型高性能FPGA、SoC和ASIC的次世代垂直供电解决方案

本文探讨了垂直电源的优势和应用，重点介绍了 TDK 的 μPOL，以及它如何解决下一代AI和边缘应用所面临的电源挑战。

2025-03-10 | FPGA, DC-DC转换器, 电源管理, AI, 首页推荐

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。