FPGA 通过查找表 (LUT) 实现逻辑功能。这些 LUT 类似于真值表或卡诺图 (Karnaugh map)，FPGA 可以通过组合多个 LUT ，来实现几乎任何你所需的逻辑功能。通常情况下，LUT 由其可处理的输入数来指定。例如，一个 4 输入 LUT 需要 16 位来存储这 4 个输入所有可能组合对应的输出值。而对于需要 4 个以上输入的逻辑，则需要进行 LUT 级联，但 LUT...
技术
最后一期我们主要介绍智多晶DDR Controller使用时的注意事项。3. 智多晶DDR Controller使用注意事项3.1 DDR BANK 布局DDR Controller是硬核资源，位置是固定的，而phy是IO逻辑资源，与所在bank关联，设计PCB的时候需要选择与DDR Controller硬核位置，更接近的IO BANK作为DDR IO BANK，才能获得最佳的性能表现...
4. 频谱分析4.4 快速傅里叶变换4.4.1 Danielson-Lanczos引理 Danielson和Lanczos描述了一种利用DFT的周期性来减少计算需求的方法，即减少计算DFT所需的复乘子的数量。 考虑下面的表达式，它将输入波形分成两个包含偶数和奇数样本的序列。对每个序列分别进行点DFT处理，并对其求和。注意，...
智多晶DDR Controller介绍本期主要介绍智多晶DDR Controller的常见应用领域、内部结构、各模块功能、配置界面、配置参数等内容。1. 智多晶DDR Controller应用领域1.1 工控领域在工业控制系统中，设备需要长时间稳定运行，同时对数据的实时性和准确性要求极高。智多晶DDR Controller的高可靠性和精准时序控制能力，...
4. 频谱分析4.2 理解傅里叶变换4.2.1 连续的频率 周期波形的傅里叶级数包含基频的谐波。我们可以使用如图4.14右侧所示的频率幅值图来绘制时域波形的谐波。 现实世界的波形从来都不是真正的周期性的，因为它们包含与信息内容相关的瞬态和随机成分。非周期波形不能展开成傅里叶级数，因为无法获得波形的周期。为了使用傅里叶级数，...
在电力等众多对时间精度要求极高的领域，精准授时至关重要。今天，分享一个基于复旦微FMQL20S400M四核ARM Cortex-A7（PS端） + FPGA可编程逻辑资源（PL端）异构多核SoC处理器的B码对时案例，开发环境如下：Windows开发环境：Windows 7 64bit、Windows 10 64bitPL端开发环境：Procise 2023.1IAR：IAR Embedded...
作者： Chris Yuan，来源：FPGA FAE技术分享选集书接上文，前面我们介绍了IP核配置和调用的相关注意事项，现在我们基于Zynq7020实际上板看看调试的一些细节。一、ZYNQ SEM初始化对于纯逻辑的器件，由于没有PS部分，所以只需要考虑PL部分ICAP权限共享的问题；对于SOC平台。我们知道PS也具有加载程序的能力，PS完成加载主要是通过PCAP完成；...
4. 频谱分析4.1 傅里叶定理 在时域信号处理的世界里，将信号分解成正弦波的和一直是前进的方向。原因很简单。如果一个正弦波被输入到一个线性系统，那么输出就是一个完全相同频率的正弦波——振幅可能被修改，相位可能被改变，但频率保持不变。考虑到我们总是在DSP中使用线性系统，并且通常假设无线电环境是线性的(或接近线性的)，...
与许多类型的器件一样，人们很容易陷入这样的误区：大芯片比小器件更好，更有影响力。然而，就FPGA（现场可编程门阵列）而言，更小的芯片往往具有最大的应用范围和影响力。小型FPGA广泛应用于各种设备、应用和行业，因为它们能够可靠地执行对许多不同类型智能系统的快速运行至关重要的关键功能。同时由于其可编程的特性，它们可以很容易根据不同类型设备的特定要求进行定制。...
作者：Nathan Xu，AMD工程师；来源：AMD开发者社区AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer, 也可以直接连接到AI Engine stream接口。下面是PLIO一个例子, 其中”input.txt”也可以用”input.csv”代替, 因为AI...
DSP基础3.6 模拟-数字接口3.6.1 模数转换 如前所述，可以通过对信号进行采样和量化来将连续时间模拟信号转换为数字等效信号，与这些操作相关的关键参数是采样率和量化器中使用的量化位数。 由于实际设计中，理想滤波器无法实现，因此可以使抗混叠滤波器在奈奎斯特一区的上限以下截止，...
作者： Chris Yuan FPGA，来源：FAE技术分享选集一、什么是SEM介绍SEM之前，需要先介绍一下SEU，SEU全称：Single Event Upset，中文译作单粒子翻转事件；单粒子翻转是指意外情况（辐射或高能粒子攻击）导致单个存储单元出现了状态错误；这种错误并不是永久性的，可以在重新编程或重新上电后恢复，但是如果不对错误进行及时纠正，...
作者：Grace Sun，AMD工程师；来源：AMD开发者社区在最新发布的Vivado Design Suite 2024.2中，引入的新特性之一是启用了仅适用于Versal器件的Advanced Flow布局布线。关于此特性，文档UG904以及AR#000036830 均有说明，本文基于此做些扩展汇总，以帮助读者对Advanced Flow有更全面的了解。为何要引入新的布局布线？AMD...
DSP基础 3.3时域和频域 从时域到频域的转换的简单描述如图3.14所示。离散傅里叶变换（DFT）通常以更有效的形式实现为快速傅里叶变换（FFT），用于执行转换。逆DFT（IDFT）或逆FFT（IFFT）可用于进行从频域到时域的相反转变。3.4 定点算法 硬件设计中主要使用两种定点数：无符号数和二进制补码。...
文章来源：AMD开发者社区几乎所有 AMD 可编程器件都具有 CLB 资源，可以在 LUT 中实现小型存储器。在网表中，这些资源被称为 LUTRAM 或分布式 RAM。这些 LUTRAM 不像 Vivado 中的其他单元那样遵循典型结构。本文说明了推断或例化的 LUTRAM 的结构。 在相应架构的《库指南》中列出了可用的各种类型的 LUTRAM 原语。...
在FPGA中，频率测量是常见的应用，通常用于信号检测、频率计数和时钟管理。以下是三种常见的FPGA频率测量方法：1. 周期测量法（Period Measurement Method）通过测量输入信号的周期来计算频率。原理：利用 FPGA 的高速时钟（参考时钟）计数器，记录一个完整周期内的参考时钟脉冲个数。公式：优点：适用于较低频率信号，测量精度较高。对非稳定信号波动灵敏。缺点：测量速度较慢，...
DSP基础3.2 量化 当信号被量化时，在ADC的每个采样时刻获得的幅度值被映射到一组离散的可能幅度电平中的一个。因此，在采样和量化过程的输出端，模拟信号在时间和幅度上都被离散化了——换句话说，它被转换为数字信号。3.2.1 量化过程 如图3.8所示，是一个以线性方式完成的量化过程。因此，...
作者：Jacky Gao，AMD工程师；来源：AMD开发者社区前言在之前的文章中，我们介绍了如何使用SystemC和VIP做C/C++/RTL的联合仿真，以及如何用SystemC实现AXI4-Lite Master做C/C++/RTLRTL的联合仿真。在本文中，我们将继续探讨，介绍如何用SystemC实现完整的AXI4协议，以实现DMA的测试。...
作者：威视锐科技DSP基础 3.1采样 将模拟信号转换为数字等效信号时发生的两个过程分别是采样和量化。可以将采样视为将信号的时间轴转换为一组离散时刻，而量化则将其振幅转换为一系列离散的可表示振幅值。这种简单的模数转换模型如图3.1所示。 如图3.1左侧所示，模拟信号被视为连续时间，这意味着振幅是在所有时间内定义的。...
无线通信基础1.5无线信道1.5.1信道影响 首先，我们回顾可能发生的各种无线信道效应，如图1.22所示。以QPSK / 4-QAM符号星座为例，所选信道效应的影响如图1.23所示。1. 理想信道和路径损耗 在发射机和接收机之间的理想无线信道可以用一根简单的电线来模拟，这意味着信号可以完美地传输...
电子设计工程师们始终追求一种全面的解决方案：他们期望获得可编程、低功耗、低成本、小尺寸，并能快速上市的产品，同时希望这些产品的配置流程既迅速又便捷——而且无需学习新的软件。在瑞萨电子，我们通过GreenPAK™系列可配置IC和ForgeFPGA™家族中的低密度可编程逻辑产品，完美地满足了这一需求。Jason KimJason Kim, VP and GM Configurable Mixed-...
无线通信基础 1.4基带解调(符号到位) 1.4.1 符号判决 可以在原始映射中定义的符号之间构想符号决策边界，从而假设与每个接收到的符号样本最接近的可能符号。在图1.17中描述了4-QAM / QPSK和8-PSK的符号决策边界示例。1.4.2 加性高斯白噪声（AWGN）信道 ...
作者：Li Simon，AMD工程师；来源：AMD开发者社区PRBS(pseudorandom binary sequence) Pattern包括PRBS-[7/9/15/31]，可以用作不同的协议或者场景。PRBS-7通常用于测试8B10B编码的Channel，其PRBS-9用于SFP+，PRBS-15用于Jitter测试，PRBS-23用于测试非8B10B，比如SONET...
作者：Li Simon，AMD工程师；来源：AMD开发者社区Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example，通过对Example的testbench里做适当修改来实现。这个例子为了简化，假定两块板子的GTM同样的配置，只是做一个简单的demo。Vivado 2023.2，board...
第二节 无线通信基础1.2 无线物理层 专注于无线电的物理层，我们可以在图1.8中给出正交调幅(QAM)发射器和接收器架构的基本概述模型。 发射机架构的主要部分是：基带调制、脉冲整形、插值、载波调制。接收机架构的主要部分是：载波解调、抽取、匹配滤波、基带解调、同步。1.3 基带调制(位到符号) 为了在物理无线信道上发送数字数据，...
作者：Kathy Ren，AMD工程师；来源：AMD开发者社区Versal器件上DDR4硬核控制器DDRMC跑仿真时，按照IP的默认设置，在IP wizard中使能了“Internal Responder”，就可以直接进行仿真了。这种方法非常的简单，但是，DDR4这一侧的模型是包含在内部的，接口信号是隐藏的，所以用户无法直接观察到DDR4管脚上的波形。如果需要看到DDR4管脚这一侧的信号，...
本文转载自：网络交换FPGA
带Serdes的高速以太网接口流片后如果功能不正常，可以采用带有相同接口类型的FPGA进行测试定位问题。本文简单的介绍一种通过FPGA来对基于四通道serdes的40G/10G以太网接口PMA和PCS层进行链路连接测试的方法，欢迎大家留言讨论指导。
SERDES 是英文 SERializer(串行器)/DESerializer(解串器)的简称。...
作者： Saumitra Jagdale，来源： 电子工程专辑
在不到五年的时间里，最先进的AI模型规模经历了5000多倍的扩张。很大程度上，这些AI模型依赖基于复杂计算和大量内存的高性能深度神经网络(DNN)。对于拥有海量数据的这类大规模DNN的训练，只能依赖由CPU、GPU或专用芯片等构成的大型计算节点集群才能完成。
智能网络接口卡——SmartNIC，...
第二节 无线通信基础1.1 通信系统的分层模型 1.1.1开放系统互连模型 开放系统互连(OSI)模型由国际标准组织(ISO)和国际电工委员会于1984年首次发布，其目的是“为系统互连目的的标准开发协调提供共同基础，同时允许将现有标准置于整体参考模型中的角度”。它定义了一组七层，每一层在不同的抽象层次上描述通信系统的功能。 ...
作者：Zhang Longley，AMD工程师，来源：AMD开发者社区AMD XILINX的所有FPGA SoC器件（Zynq-7000, Zynq MPSoC, Versal）及软核（Microblaze）均支持使用Yocto构建Linux镜像。本博客展示了如何使用Yocto构建Linux镜像。本博客使用了2024.1版本的工具，快速构建基于ZCU102的Linux及其启动镜像，...
作者：Davis Zhang，AMD工程师；来源：AMD开发者社区在功耗敏感的系统里，我们通常会在系统空闲的时候将系统休眠，然后可以通过一些外设的输入来唤醒系统，比如uart、USB和GPIO。Versal系统的休眠唤醒指导页面和MPSoC系统在同一个wiki网页。本文将通过PMC_GPIO作为例子来描述如何唤醒Versal系统。我们这里采用VPK120板卡作为平台，这个板卡上面没有通过PMC...
物理信息神经网络 (PINN) 是一种神经网络，它将微分方程描述的物理定律纳入其损失函数中，以引导学习过程得出更符合基本物理定律的解。PINN 可用于：逼近偏微分方程 (PDE) 和常微分方程 (ODE) 的解。求解逆问题，例如基于有限的数据估计模型参数。使用 Deep Learning Toolbox™，您可以构建和训练 PINN，从而实现快速预测性分析。您可以将 PINN 与 MATLAB...
作者：Ivy Guo，AMD工程师；来源：AMD开发者社区Versal的一个GTM Quad包含4路channel和两个LCPLL。两个LCPLL的设计，可以在同一个Quad里面实现更灵活的配置，比如两路channel的数据速率不同，且两路数据的VCO frequency不一样的应用，此时是无法用同一个LCPLL来实现的。本文中的办法就是展示如何在设计里面实现此种配置的自动化。Step 1：...
第1讲 数字射频通信简介1.7 矢量星座(I/Q)图矢量示意图，通常更多地称为数字调制的IQ图，显示了时间上各个时刻所恢复的复杂I-Q基带信号。它显示了信号状态以及信号在符号之间移动时的跳变过程。从原点到矢量示意图上某个点绘制的矢量线对应着此刻的瞬时电压。图1-7显示了本实验中QPSK调制信号的I-Q图示例。I-Q图显示了4个理想的状态位置(以十字表示)，分别是45°、135°、-45...
作者：蒋修国，来源：信号完整性随着半导体行业接近摩尔定律的物理极限，传统单一芯片集成方式面临功耗、性能和成本的瓶颈。为解决这些挑战，Chiplet（芯粒）技术应运而生，成为异构集成的重要方向。Chiplet通过将功能模块化的芯片设计分拆为多个小芯片，利用先进封装技术实现高性能互连，从而提升系统灵活性和资源利用率。Chiplet技术不仅能降低高性能芯片的研发成本，还能通过复用标准化模块缩短设计周期...
作者：Meng Fancheng，AMD工程师；来源：AMD开发者社区PCIe复位简介PCI Express是一种即插即用协议，主机在启动时将枚举 PCIe设备。此过程包括主机从读取请求中获得每个设备的地址大小，然后为设备分配基地址。因此，PCIe 接口必须在主机查询时准备就绪，否则将不会分配基地址。PCI Express 规范规定，PERST# 必须在系统电源正常后 100 毫秒内解除，并且...
第1讲 数字射频通信简介1.5 数字通信接收机概念 接收机从本质上说是发射机的反向实现，但在设计上更为复杂。接收机首先把输入的射频信号下变频为中频信号，然后进行解调。解调信号和恢复原始数据的能力通常难度较大。发射信号经常被空气噪声、信号干扰、多径或衰落等因素影响而遭到损坏。 ...
作者：Ivy Guo，AMD工程师；来源：AMD开发者社区环回（loopback）是GT的一种特殊配置模式。可以把发送端的数据直通过自身PMA层或对方器件（不加进一步处理）后再转回给发送器件的接收端，并校验是否有误码。这种工作方式可以检验GT配置是否正常，外部链路信号质量等。在比较复杂的断链场景下一般作为一个基本的调试定位手段。环回分为近端（Near-End）环回和远端（Far-End）环回。...
第1讲 数字射频通信简介1.3 为什么使用I和Q这样在频率a载波下产生了双边带信号：a+b和a-b，而对于信号传输来说，其实只需要一个信号即可。也就是说两者选择一个，另外李哥没有用，需要滤掉。但实际上滤波器是很不理想的，很难完全滤除掉另一个频带，所以因为另外一个频带的存在浪费了很多频谱资源。 进入到数字时代以后，在某一个时刻传输的只有一个信号，比如0假设为900MHz，...
第1讲 数字射频通信简介1.1 数字调制和矢量调制 我们先回顾一下矢量调制和数字调制。数字调制是无线、卫星和地面通信行业中使用的一个术语，指数字状态由载波相对相位和/或幅度表示的一种调制。虽然我们讨论的是数字调制，但是应记住这种调制并不是数字的，而真正是模拟的。调制是按照调制(基带) 信号的幅度变化成比例地改变载波的幅度、频率或相位。参见下图。...
作者：Yin Chaowen，AMD工程师；来源：AMD开发者社区1. Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例。1）创建Versal CPM QDMA EP Design Example Design。2）综合之后使用使用Setup Debug的方式创建ila coreClock...
SGMII是什么？串行千兆媒体独立接口（SGMII）是连接千兆以太网（GbE）MAC（媒体访问控制）和PHY（物理层）芯片的标准，常用于需要高速数据传输的网络应用中，如以太网交换机、路由器和其他网络设备。莱迪思TSEMAC & SGMII参考设计 与提供MAC和PHY之间简单互连的并行GMII（千兆媒体独立接口）不同，SGMII使用串行接口进行数据传输。...
智多晶EDA工具HqFpga软件实用小功能增加啦，支持生成可调用网表的功能和ballmap功能。下面来给大家讲解一下如何通过HqFpga软件生成可调用的网表文件以及ballmap功能的使用。Hq生成可调用的网表文件启动Hq，通过Hq工具打开工程例如下图：打开“配置优化选项”页面点击设置（通过图中红色框的两个位置均可打开配置优化选项页面）。“配置优化选项”页面设置如下图，在“配置优化选项”页面，...
文章来源：雷达通信电子战今天简要介绍实现无线电系统调制和解调的主要方法，这在软件定义无线电(SDR)的背景下很重要。外差和超外差无线电发射机有两种主要架构——一种是从基带频率直接调制到射频频率（称为外差），而第二种超外差是通过两个调制阶段来实现这种转换：第一个是从基带到中频（IF），第二个是从中频到射频(RF)。上图1展示了外差方案中的调制和解调。在这种情况下，...
作者：Peter Zhou，AMD工程师；来源：AMD开发者社区我们在Versal上开发驱动程序的时候，经常会访问某些硬件寄存器，读取或者写入某个值。访问寄存器有两种方式：1. 按照32位的方式来访问，比如用API来读写32位的寄存器数据：u32 Xil_In32(UINTPTR Addr);void Xil_Out32(UINTPTR Addr, u32 Value);2....
作者：Zhang Cheng，AMD工程师；来源：AMD开发者社区PAM4(4-Level Pulse Amplitude Modulation) 的全称是四电平脉冲幅度调制，通过种不同的电平进行信号传输，每个电平幅度分别对应00、01、10和11。每个周期可以传输两个bit的信息，相比传统的NRZ模式，信号传输速率相当于原来的两倍，当前主流的400G光模块广泛采用PAM4技术。...
了解SERDES及其在FPGA的应用串行器/解串器（SERDES）是一种电子电路，用于将串行数据转换为并行数据，反之亦然，最常见于高速通信应用中。SERDES主要由两部分组成：串行器：串行器负责将并行数据转换为串行数据。它接收并行位形式的数据，并将其转换为可通过通信通道传输的串行位流。解串器：解串器负责将串行数据转换为并行数据。它接收串行数据，并将其转换位接收系统可以使用的并行位。...
作者：Ken Zhang，来源：FPGA FAE技术分享选集AMD Versal产品从2018年发布，至今已有6年多。从最初的数据中心和5G应用，到越来越多进入各行各业FPGA工程师的指尖；公众号相关文章也从NOC/CIPS理论架构学习，到AMD VM180/VCK190开发板操作和例程演示，再到基于Versal芯片的实际设计。本文以国内用户群体最多的Versal AI Edge...
ALINX NVMe IP在当下数据驱动的时代，企业对高性能存储解决方案的需求不断增加。NVMe AXI IP 凭借其支持大数据量、高速传输、低延迟等存储性能优势，成为众多开发者和企业的理想选择。NVMe 专为 SSD 而生，通过直接利用 PCIe 通道，避免 SATA 协议和外置控制器（PCH）的额外延迟，使性能大幅提升，尤其在随机 I/O 操作中表现突出。NVMe...
随着自动驾驶技术的快速发展，车辆之间的协同通信变得越来越重要。车联网（V2X）技术作为一种新型的车辆通信技术，通过车车（V2V）和车路协同（V2I）等方式，实现了车辆与车辆、车辆与基础设施之间的信息交换，有效提升了道路交通安全性和效率。在 V2X 技术中，基于蜂窝网络的车联网（Cellular-V2X，简称C-V2X）凭借其广域覆盖和低延迟的特点，成为实现车与车、...