技术

作者：MacMahon Stephen，AMD赛灵思开发者Versal™ 是由多个高度耦合的可配置块组成的自适应计算加速平台 (ACAP)。这些块包括 NoC、AIE、PL 和 CIPS（CIPS 本身包含不同的域：LPD 和 FPD）等，启动这些块时，需使用 Vivado 中的配置集进行配置。本篇博文是...

作者：陆禹帆， 来源：XILINX开发者社区前言本篇中，我想跳过一些细枝末节, 先简单介绍 AMD Xilinx Vitis AI 在 Zynq 这个硬件加速平台下软硬件开发的基本思路和流程，把各个开发流程和工具分开，帮助刚刚接触Vitis/Vitis AI的同学快速找到学习和开发的方向。为什么不用其他NPU平台？在使用Xilinx DPU来对我们的AI应用进行加速之前，...

本文转载自： FPGA技术联盟对于系统设计工程师来说，时序问题在设计中是至关重要的，尤其是随着时钟频率的提高，留给数据传输的有效读写窗口越来越小，要想在很短的时间限制里，让数据信号从驱动端完整地传送到接收端，就必须进行精确的时序计算和分析。同时，时序和信号完整性也是密不可分的，良好的信号质量是确保稳定的时序的关键，由于反射，串扰造成的信号质量问题都很可能带来时序的偏移和紊乱。因此，...

本文转载自：明德扬FPGA科教       前一篇我们主要以单片机为例子讲述了FPGA和单片机内部结果的差异来解释“现场可编程的门阵列”。既然两者在编程设计上不一样，那么，在应用上又有什么不一样呢？还是以单片机为例子讲解。       单片机的用途非常广，广泛应用于仪器仪表、家用电器、医用设备、航空航天、...

 本文转载自：明德扬FPGA科教      很多人听到这个词并不知道FPGA是什么，全英文的单词以及中文翻译是什么意思，哪怕是百度一下，上面关于FPGA的解释也是相对繁杂，没有击中要点，对初学者来说，依然有不少疑问。什么是FPGA? 我们的FPGA有个中文名称叫“现场可编程的门阵列”，这又是一个什么概念呢？     ...

作者：付汉杰 hankf@amd.com，文章来源：博客园Xilinx MPSoC的FSBL中使用了看门狗，避免单板进入异常后一直挂死。下面是FSBL关于看门狗的用法总结。Vivado配置Vivado中的PS配置中，如果使能了wdt，FSBL会自动使能看门狗。/**  * Definition for WDT to be ...

本文转载自： 明德扬FPGA科教一，JESD204B应用的优缺点接触过FPGA高速数据采集设计的朋友，应该会听过新术语“JESD204B”。这是一种新型的基于高速SERDES的ADC/DAC数据传输接口。随着ADC/DAC的采样速率变得越来越高，数据的吞吐量越来越大，对于500MSPS以上的ADC/DAC，动辄就是几十个G的数据吞吐率，...

作者：Grace Sun，AMD赛灵思开发者在Vitis AI 2.5的vitis-ai-pytorch 和vitis-ai-tensoflow2 conda环境中，引入了一个名为inspector的新功能，用户可以在做量化前调用inspector来检查浮点模型。Inspector根据指定的DPU目标架构，会诊断并显示神经网络的分区结果（映射到CPU还是DPU），并提示有关层未映射到DPU的原因...

作者：Chen Yang，AMD赛灵思开发者 XRT自2021.1更新后，原有的XRT Tool指令发生了一些变化。包括xbmgmt，xclbinutil，xbutil，xbflash2（standalone），xball，xbtop。其中xbmgmt是用于管理板卡，例如刷新shell，检测板卡的信息等，也是初次上手新版卡安装固件的必需工具。此次试验平台为U50，操作系统为Ubuntu...

本文转载自：SDNLAB编者按PCIe发展至今已经从最初的1.0升级到了6.0，但很多人对于PCIe只知其然而不知其所以然，小编今天就带大家一起来看一看。要想了解什么是 PCIe，首先我们要来聊聊什么是总线。如果把主板看作一座城市，那么总线就像是城市里的公共汽车，能按照固定行车路线，传输来回不停运作的比特在很久以前，我们的电脑并不像如今这样有统一的接口与总线规范。...

作者：Hong Han，AMD赛灵思开发者Vivado同时支持在工程模式以及非工程模式中使用DFX流程，这里我们先从非工程模式开始介绍。如果在下文中看到不熟悉的术语，可以参考"DFX flow I - DFX flow Introduction"。1.分别准备顶层模块以及RM部分的综合网表用户可以使用Vivado Synthesis或着Synplify生成综合网表<1...

作者：Luke Liu，来源： Comtech FPGA微信公众号 1. 很容易认混的LiDAR 和 RADAR 在说到基于FPGA的LiDAR系统之前，我们先来聊聊”雷达”和”激光雷达”的区别。因为这两个词语看起来十分相近，经常会被读者混淆。 实际上，目前大家经常谈论的激光雷达（LiDAR），其实是“光学雷达”，从其英文“Light Detection And Ranging...

作者：Ivy Guo，AMD 赛灵思开发者 MultiBoot是FPGA远程更新配置文件时一种非常普遍的应用 ——为了确保安全，我们通常需要安排一个Golden Image，升级失败后FPGA能回跳（Fallback）到此配置，从而使FPGA始终处于可被检测的工作状态。 很多客户有同样的问题：我在升级Update Image一半时突然掉电了，为什么回跳机制不起作用了呢？...

作者：付汉杰 hankf@amd.com在PetaLinux工程中，与单板相关的UBoot、Linux等模块，经常需要编辑、调试。在旧版本中，可以为UBoot、Linux选择“ext-local-src”, 指定UBoot、Linux的代码，从而使PetaLinux使用工程师修改后带调试信息的代码。现在已经不建议这种模式。对于新的的PetaLinux，建议使用命令“petalinux-...

作者：Ivy Guo，ADM 赛灵思开发者 BSCANE2模块是FPGA的一种特殊硬核模块，用于联通外部JTAG引脚和内部逻辑，构建FPGA内部的用户扫描链。关于BSCANE2的用法， 有一个基于7系列器件的参考设计： https://support.xilinx.com/s/article/1181110?language=zh_CN 在UltraScale/UltraScale+...

作者：付汉杰 hankf@amd.comPetaLinux工程会自动下载代码并编译。很多时候，工程师需要修改代码，加入调试信息。使用下列脚本，可以一次性导出所有关键模块的代码。脚本中，为了保持兼容性，导出了MPSoC和Versal的模块。有些模块不存在，不会导致其它副作用，请忽略不存在的模块错误信息。#!/bin/bash # hankf@amd.com date_time=`...

作者：jhua，ADM赛灵思开发者 本篇博文侧重于提供 Versal™ GTY 仿真示例、演示 GTY 如何解复位以及如何执行速率变更。 在 Versal ACAP GTY 收发器中，引入了“Master Reset Controller”（主复位控制器）的概念。 主复位控制器用于自动单步执行 LCPLL、RPLL、ILO、TX 可编程分频器、RX 可编程分频器、TX 通道以及...

徕卡CityMapper-2 隶属于海克斯康的徕卡测量系统（Leica Geosystems）是一家全球领先的测绘和测量解决方案供应商。旗舰产品之一是徕卡CityMapper-2：一个用于生成高精度城市三维地图的机载斜面成像结合LiDAR的解决方案。它结合了光学、机电一体化、高速电子和软件，为了加快这个高度复杂的系统的开发，徕卡测量系统选择了Enclustra来提供关键部件...

 作者：碎碎思 来源：OpenFPGA作为一名工程师，在项目实施阶段多多少少会遇到需要使用控制理论的应用程序。一种非常常用的算法是比例积分微分控制器（proportional-integral-derivative control）或 PID 控制器。PID 算法用于控制各种应用中温度、压力、电机位置和流量等变量。我经常看到的一个地方是高端图像处理系统（制冷型红外），...

作者：Gaofeng，AMD 赛灵思开发者 根据上篇的博客把启动镜像制作完成后，进行测试： 插好USB线和串口，设置ZCU102上的拨码开关SW6[1:4]=1110(OFF, OFF, OFF,ON)，另外，还需要保证USB外设处于device模式，具跳线设置可参考UG1182。 由于UG1029已经对LINUX下dfu-util的操作步骤做了详细说明，...

本文转载自： 贸泽电子微信公众号 视觉AI应用发展至今，已经遍地开花，你能想到的或想不到的地方，它都存在。至于它的边界在哪里，说是潜力无限也好不夸张，就像今天要评测的Xilinx Kria™ KV260视觉AI套件，他刷新了我对视觉AI及FPGA上手难易度的认知。 1. 套件介绍及开箱 Xilinx Kria™ KV260视觉AI入门套件是一个开箱即用平台，...

作者：Zhao Gaofeng，AMD 赛灵思开发者 Description：本文依据2022.1版本工具链的特性，对UG1209（最新版本为2020.1）中介绍的USB BOOT启动步骤做了修改，此外，介绍了WINDOWS 10中DFU工具的使用。 Step1 VIVADO操作 新建VIVADO工程(图片截自UG1209，路径和工程名可自定，下同) 新建Block...

DESCRIPTION在此物理攻击中，攻击者可能利用 Zynq-7000 SoC 第一阶段启动加载程序 (FSBL) 绕过身份验证，将恶意镜像加载到器件上。由此可能使攻击者进一步执行其它攻击行为，例如，使用该器件作为解密数据库。7 系列（包括 Zynq-7000 SoC）产品家族的设计无法抵御物理攻击。如果执行此攻击需要对开发板进行物理访问和物理修改，则 Zynq-7000...

作者：专注陈，文章来源： 雷达系统工程师微信公众号 使用方法 在信道化到处理中有可能会涉及到滤波器变带宽的需求，这时可以利用IP（以Xilinx为例）提供多系数组功能，将多个滤波器的系数整合到一个coe文件中，并且设置number of coe sets为系数组的实际数量，该值默认为1，当设置大于2时，FIR IP核的输入端口会多出一个AXI-Stream CONFIG接口，...