新闻 | FPGA 开发圈

新左移：以FPGA原型验证为“决策透镜”，加速RISC-V IP精准选型

“新左移”理念的核心，是在芯片设计流程中影响最大、成本最低的早期阶段，就最大限度地识别并降低技术风险。通过将FPGA原型验证前置到架构探索与IP选型阶段

2026-05-25 | FPGA原型验证, RISC-V

Agilex® 7 FPGA 面向 AI 与云基础设施实现线性可插拔光模块（LPO）

构建更高效的 AI 与云基础设施，需要细致审视数据通路中每个组件的作用。结合行业分析与近期标准化工作，线性可插拔光模块（LPO）正成为高速互联领域备受关注的核心创新技术。

2026-05-22 | Agilex-7, 光模块, Altera

西门子硬件辅助验证针对可扩展智能体 AI 完成 Arm AGI CPU 验证

西门子与 Arm 合作，为 Arm® AGI CPU 提供验证支持，并验证其在下一代代理式 AI 工作负载下的性能，助力打造可扩展、可投入生产的基础设施。

2026-05-21 | 西门子, 硬件辅助验证, AI智能体

向 1 GHz 冲刺：Agilex® 7 刷新 FPGA 性能上限

对很多 FPGA 设计人员来说，真正难的从来不是“芯片能不能跑得快”，而是当设计越来越复杂时，系统还能否顺利完成时序收敛。

2026-05-21 | Agilex-7, FPGA设计, Altera

工业视频应用进入“超高速时代”：100Gbps背后意味着什么？

基于Mercury+ PE3的工业视频平台，正在推动高速视频系统向边缘实时计算演进。

2026-05-20 | 工业视频, 瑞苏盈科, Mercury+ PE3, 首页推荐

AMD Spartan UltraScale+: 值得信赖的 FPGA，关键指标表现优异

AMD Spartan UltraScale+ FPGA 旨在通过一颗器件即能够提供更高性能、更低功耗、更小的占用面积以及现代应用所需的多种外设。

2026-05-20 | Spartan UltraScale+

SALELF®系列第五代FPGA产品性能详解

EF5系列采用55nm低功耗工艺，容量密度覆盖2.5K至15K LUTs。在服务器热插拔、工业设备在线维护等场景中，EF5的IO状态保持（StateHold）功能让用户在逻辑升级期间保持IO状态不变

2026-05-20 | SALELF, 安路科技, 国产FPGA

一图了解SALPHOENIX®1P系列FPGA

PH1P系列FPGA是安路科技推出的“凤凰”系列全新平台产品，包含35K~100K LUTs、丰富的高速IO、DDR2/3/4与LPDDR4存储接口和丰富的IP资源。

2026-05-19 | SALPHOENIX, 安路科技, PH1P, 国产FPGA

“智引未来”安路科技AEC FPGA技术峰会深圳站精彩回顾

本次峰会聚焦FPGA前沿技术与应用，重磅发布全新量产器件，深度分享创新应用方案与实战经验，吸引了近500位行业专家与企业代表齐聚一堂，共同见证国产FPGA的蓬勃生长。

2026-05-18 | 安路科技, 国产FPGA

安路科技用“场景化FPGA”撕开高端市场

过去，FPGA高端应用市场主要被国外厂商垄断，但是现在，通过深入挖掘客户需求，并通过理解场景诉求，安路科技的FPGA正在蚕食传统上很多国外厂商垄断的高端市场，如通信、数据中心、汽车等。

2026-05-18 | 安路科技

AI Engine + PL + 软件协同太复杂？AMD 给出新验证路径

AMD 正以渐进式验证路径，解决 Versal 异构 SoC 系统级验证复杂度难题。

2026-05-18 | AI Engine, Versal, 硬件仿真

中科亿海微推高集成SoC：国产FPGA开始进入“系统时代”

中科亿海微推出EQ6S7010，高集成SoC加速国产FPGA迈向系统级应用时代。

2026-05-15 | 中科亿海微, 亿海天剑, EQ6S7010, 首页推荐

智能体引发EDA范式革命，合见工软详解全流程自治与架构革新

随着智能体AI深度融入IC设计体系，合见工软的智能体UDA 2.0，已经从“Level 2：对话式 LLM 辅助工具”，演进到“Level 4：Agent 工作流 - 自主设计者”。

2026-05-15 | 智能体, EDA仿真, 合见工软, UVHS-2

FPGA领域一个被忽视了几十年的问题：HDL 到底算不算软件？

FPGA 行业里，存在一个延续了很多年的奇怪现象，软件工程师普遍不愿碰 HDL，而 FPGA 工程师则长期坚持一种观点：HDL不是软件。

2026-05-14 | HDL, FPGA开发, 首页推荐

空间架构赋能 Altera FPGA，加速边缘 AI 推理

Altera 正式推出了 FPGA AI 套件 2026.1.1 版本，并带来了全新的空间编译模式。该模式能够为特定模型生成专用的 RTL，让 AI 推理输入流在专属通道中高效运行。

2026-05-14 | Altera, 边缘AI, RTL仿真, AI推理

一颗10W小模块，为什么能撑起Physical AI的未来？

过去几年，AI 行业最热闹的战场，一直在云端。更大的模型、更高的参数量、更强的 GPU 集群，几乎定义了整个 AI 产业的话语权。

2026-05-13 | Physical AI, Lynx-SAI50, 瑞苏盈科, 首页推荐

AMD Versal Prime VM2152：性能与能效的理想平衡点

当今的网络与高速测试系统正在不断逼近高数据吞吐能力的极限。这给工程师带来了巨大挑战：在不增加板卡尺寸或功耗预算的情况下，如何以更高速度传输更多数据？

2026-05-13 | Versal Prime, VM2152

AI说它能写芯片，验证工程师笑了

芯片行业这几年被AI带动得很热，一个反复出现的说法是：未来可以从规格直接生成硬件，甚至不需要懂RTL、不需要懂架构，只要描述需求，AI就能完成设计。

2026-05-12 | 验证工程师, AI芯片, 每日头条, 芯片验证

YunSDR小课堂-MATLAB与Simulink入门(第95讲)

MATLAB广泛应用于所有应用数学领域，以及大学教育与科研和工业界。MATLAB代表矩阵实验室，软件核心基于向量和矩阵构建。

2026-05-12 | YunSDR, Matlab, Simulink

EDA行业最隐秘的分裂：三种仿真架构如何改写AI芯片未来

AI芯片爆发，硬件仿真架构迎来新一轮洗牌。

2026-05-11 | EDA仿真, 硬件仿真, 仿真架构, 首页推荐

当一颗月球卫星开始“直播”，FPGA正在改写航天电子的游戏规则

当商业航天开始拼速度，传统航天电子开发模式已经跟不上节奏。Enclustra模块化FPGA平台，正在成为新一代航天系统的底层支撑。

2026-05-09 | 航天电子, 瑞苏盈科, Embedded World 2026, 首页推荐

ALINX HEA13 登场！Jetson Thor+AMD VU13P 双强合体

ALINX HEA13 基于 AMD Virtex UltraScale+ VU13P FPGA 和英伟达 Jetson Thor，让高端 FPGA 和高端 GPU 协同工作。

2026-05-09 | ALINX, HEA13, VU13P-FPGA, Jetson Thor

莱迪思收购安迈（AMI），打造业界更为完备的安全管理与控制平台

本次收购落地，将推进莱迪思在服务器、人工智能、云计算领域的战略布局的拓展，全面覆盖硬件、安全、可管理性及系统控制四大赛道。

2026-05-08 | 莱迪思, 安迈, AI数据中心

高云半导体正式发布 3G SDI 接口 IP，赋能高清视频国产化替代

SDI采用BNC锁扣式连接器，连接牢固可靠，不易脱落；使用同轴电缆可实现百米以上的无中继传输，且信号抗干扰能力强，非常适合演播室、大型场馆、医疗手术室等对稳定性和传输距离有严苛要求的专业环境

2026-05-08 | Arora-V, SDI, HDMI, 高清视频

一秒640亿次采样！这套系统，正在改写边界

在雷达、电子战、频谱监测以及新一代通信系统中，工程师正面对一个共同挑战：采样能力持续提升，但系统处理能力难以同步跟进。

2026-05-07 | 超宽带信号处理, Versal AI Edge Gen 2, Andromeda-XVE70, 首页推荐

Altera FPGA AI 套件 26.1.1 全新发布，让物理 AI 系统响应更稳、更可预测

FPGA AI 套件旨在简化并加速已训练 AI 模型在 FPGA 芯片上的部署落地，为机器人、实时自主设备等物理 AI 系统相关的边缘 AI 应用提供核心支撑。

2026-05-07 | Altera, AI系统

一套生态打通三大接口，PolarFire FPGA 在改写机器视觉开发逻辑

很多机器视觉项目，卡住的地方其实不在“看不清”，而是在“跑不顺”。行业这两年有个很微妙的变化：算法还在卷，但真正拖慢节奏的，越来越不是算法本身，而是系统怎么尽快稳定跑起来。

2026-04-30 | PolarFire FPGA, 机器视觉, FPGA接口

从晶圆到代码，全开源！Aegis：首个“从硅开始”的开源FPGA来了

如果你以为“开源FPGA”只是开放工具链，那这个项目会彻底刷新你的认知。Aegis，不只是一个开源FPGA架构，而是一个从硅到工具链完全开源的FPGA项目。

2026-04-30 | Aegis, FPGA架构

直击卫星雷达三大核心痛点！Enclustra FPGA 交钥匙方案重塑星上感知

Enclustra 携手 Array Labs 重磅发布卫星平台专用交钥匙雷达传感器。针对星上功耗受限、硬件固化、GPS 拒止定位难、系统集成复杂等行业难题

2026-04-29 | Enclustra, 卫星雷达传感器, Andromeda-XZU65

AMD押注“光进芯片”：MI500背后的CPO豪赌，正在改写AI算力竞赛规则

当AI算力竞赛进入“万卡集群”时代，一个长期被忽视的问题正变得比算力本身更致命——数据，已经搬不动了。

2026-04-27 | MI500, AI算力, CPO, 硅光技术

MATLAB 和 Simulink R2026a 推出全新 Agentic AI 驱动的工作流，增强工程化系统的设计与开发

MathWorks 推出 MATLAB® 与 Simulink® 产品系列的 2026a 版本（R2026a），进一步拓展生成式人工智能的应用，并强化 Agentic AI 工作流集成，以简化编码、建模、验证与实现等任务

2026-04-24 | Matlab, Simulink, R2026a, Agentic AI

Menta eFPGA 获 AIST 采用，布局密码学与硬件安全

通过将传统 FPGA 架构的灵活性扩展至 ASIC 与 SoC 环境，Menta 基于标准单元的 eFPGA IP 可实现与先进设计流程的原生集成、全面兼容主流晶圆厂生态

2026-04-24 | Menta, eFPGA, AIST

莱迪思携手德州仪器，共同加速机器人及工业应用领域边缘人工智能的发展

双方将通过整合德州仪器的传感技术，以及基于莱迪思低功耗FPGA技术的莱迪思Holoscan传感器桥接解决方案，为开发者提供灵活的硬件基础，用于在智能机器人和工业应用中构建同步

2026-04-23 | 莱迪思, 德州仪器, 边缘人工智能, Holoscan

从Vivado到国产工具链，差距到底在哪？——一个FPGA工程师的真实体感

如果你长期在用 Vivado，再切到国产FPGA工具链，大概率会经历一个阶段：不是不会用，而是“哪儿都不顺”。这不是情绪问题，而是工程效率被系统性放大的差异。

2026-04-23 | Vivado, FPGA工具, 首页推荐, 国产FPGA

边缘重构智慧城市：FPGA SoM 如何破解视频系统 “重而慢”

智慧城市这几年有一个挺明显的悖论：摄像头越装越多，平台越做越“智能”，但真正能在现场把问题解决掉的系统，并没有按比例变多。

2026-04-23 | 智慧城市, Pluto XZU20, 瑞苏盈科, 首页推荐

面向 AMD Versal 自适应 SoC 的异构仿真

AMD Vitis 工具目前支持多种不同的仿真流程，旨在简化异构仿真，并允许用户使用其偏好的开发环境。

2026-04-22 | Versal, 异构仿真

对标VU9P，国产FPGA这次不再只是“陪跑”

一次点亮背后，是九年技术积累的集中爆发。对标VU9P，中科亿海微EQ9PL190T释放出一个明确信号：国产FPGA正在从“陪跑”走向“入局”。

2026-04-22 | 中科亿海微, EQ9PL190T, 亿海龙珠, 首页推荐

行业首个！新思科技 PCIe 6.x IP 获官方黄金级系统认证

PCI Express（PCIe）作为连接高速组件与系统的主流标准，目前仍在持续演进。PCIe 标准的最新版本之一是 PCIe 6.x，带宽与能效均达到前代产品 PCIe 5.x 的两倍

2026-04-21 | 新思科技, PCIe 6.x, PCI Express

难以置信！5微米，比红细胞还小！Mars ZX2让机械臂变得更精密、更紧凑、更易集成

你没有反抗——毛发丝的直径为70微米，一颗红细胞的尺寸约7-9微米，然而，有一个机械臂，能够把重复精度做到5微米。

2026-04-17 | Mars-ZX2, 机械臂, 瑞苏盈科

新思科技硬件辅助验证：破解千亿门级RISC-V系统验证难题，全速助力高性能AI芯片落地

新思科技联合全球生态伙伴，推出了基于全新 AMD Versal™ Premium VP1902 自适应系统级芯片（SoC）的 HAPS-200® 原型验证系统和 ZeBu-200® 硬件仿真系统产品组合。

2026-04-17 | 新思科技, RISC-V, AI芯片, 原型验证

精彩推荐

Versal Gen2连载第八篇--开普勒KPL3858 MIPI C-PHY接口的介绍和测试

本文介绍了MIPI C-PHY的技术原理及其与D-PHY对比，重点说明了Versal Gen2 X5IO Bank对C-PHY的原生支持机制，包括Octad结构、C-PHY管脚映射规则（BIT0/1/2和BIT4/6/7）以及嵌入式时钟恢复特性。

《我与瑞苏盈科板卡的开发故事》征文活动

诚挚邀请每一位使用过瑞苏盈科开发板的工程师、开发者与合作伙伴，一起记录：那些发生在板卡之上的“真实开发故事”。

AI说它能写芯片，验证工程师笑了

芯片行业这几年被AI带动得很热，一个反复出现的说法是：未来可以从规格直接生成硬件，甚至不需要懂RTL、不需要懂架构，只要描述需求，AI就能完成设计。

Tandem PCIe 在 UltraScale+ Windows 驱动适配问题分析

在实际项目中， Windows 驱动适配过程中需要注意一个兼容性问题。本文对该问题进行简要分析，并给出解决建议，供相关开发人员参考。

3DIC EDA之二 | 基于芯粒的存储架构演进

存储芯粒从传统2D DRAM瓶颈出发，经3D堆叠（HBM/HMC）提升带宽，演进至近存/存内计算架构，将算力移至数据旁以突破“存储墙”不断突破实现高能效处理。

Versal Gen2连载第五篇--KPL3858 PS 10GbE/1GbE及PL ETH介绍和测试

开普勒KPL3858评估板搭载AMD Versal AI Edge Series Gen 2器件（2VE3858），板上共有四个以太网接口，本篇逐一介绍这四个接口的硬件架构和测试方法。

芯片设计的“翻译官”与“优化师”：揭秘逻辑综合

在我们谈论智能手机、人工智能芯片等现代科技奇迹时，其核心都是一块指甲盖大小的芯片。这块芯片上布满了数十亿甚至上百亿个晶体管

从PetaLinux到EDF迁移开发指南

AMD嵌入式开发框架(EDF)是一个完整的开源环境，旨在帮助嵌入式工程师基于AMD自适应SoC高效评估、开发和部署应用。