新闻 | FPGA 开发圈

中科亿海微Link-Sea-H6A图像处理套件

Link-Sea-H6A图像处理套件是中科亿海微基于自研芯片EQ6HL130开发的适用于图像处理应用的开发套件。该套件主要由图像接口板、HL130核心板、摄像头模组、电源适配器、数据线等组成

2025-09-30 | 中科亿海微, Link-Sea-H6A, 图像处理, EQ6HL130P

智多晶SA5T-200 FPGA开发板：解锁数字世界，开启您的硬件创想之旅！

今天，我们为大家带来一款重磅新品——智多晶SA5T-200 FPGA开发板！无论是学生党、初学者，还是进阶工程师，这款开发板都能成为您探索数字世界的得力伙伴。

2025-09-29 | 智多晶, SA5T-200, Seal5000

直面超大规模IC设计编译调试三大难题，亚科鸿禹验证全流程软件再升级！

通过“编译优化+调试赋能”的协同设计，工具提供了从设计输入到硬件验证的全流程，避免多工具切换导致的效率损耗。

2025-09-28 | IC设计, 亚科鸿禹, FPGA原型验证, hsPtCompiler2.0

稳中求进，精准出击，后来居上！智多晶即将进入本土FPGA TOP2之列！

在全球半导体行业经历周期波动、国内FPGA市场“内卷”加剧的背景下，西安智多晶却传来了营业额创下历史记录的捷报。这一逆势增长的业绩并非偶然

2025-09-28 | 智多晶, 视频处理, 首页推荐

智多晶Bit_CDR Demo

智多晶FPGA通过普通逻辑和IO资源实现了CDR应用的支持，在上限200~250Mbps速率范围内提供了更为有力的通讯技术方案。

2025-09-26 | 智多晶, 高速串行通信

“芯”动未来，异格技术首款量产芯片P1成功点亮！

苏州异格技术迎来又一重要里程碑——首款量产FPGA芯片P1实现一次性成功点亮。这标志着异格技术FPGA芯片已成功跨越从设计到量产的关键门槛，步伐坚定的迈向新阶段

2025-09-26 | 异格技术, FPGA芯片

借助TPM和FPGA实现基于硬件的信任机制

在我们最新的安全研讨会上，来自莱迪思、SEALSQ和TrustiPhi的专家们探讨了现代网络威胁格局的快速演变、TPM作为基于硬件安全标准的重要性

2025-09-25 | TPM, FPGA 应用, 莱迪思

丰富的 IP 选择，加速 AMD FPGA 和自适应 SoC 的设计周期

AMD 提供卓越的基础构建模块和专用子系统，每个模块都经过严格验证，并针对 AMD FPGA 和自适应 SoC 架构进行了优化。

2025-09-24 | IP, AMD, FPGA 应用

与 AMD 携手推进边缘 AI

AMD 嵌入式产品组合可以充分满足您的不同需求，其涵盖一系列自适应 SoC、FPGA 和 CPU 产品，可为工业、汽车、医疗等不同市场提供从边缘到云端的应用支持。

2025-09-24 | 边缘AI, AMD

Omdia预测：AI数据中心芯片市场规模达2860亿美元，定制ASIC崛起或使增长放缓

Omdia最新发布的《云与数据中心AI处理器预测报告》显示，AI数据中心芯片市场持续快速增长，但已有迹象表明增速开始放缓。

2025-09-24 | Omdia, AI数据中心, ASIC

中科亿海微SoM模组——国产散热控制板

国产散热控制板采用全国产器件，FPGA作为主控芯片，实现多路风扇的实时控制和传感器的信号检测功能

2025-09-23 | 中科亿海微, EQ6HL9S, 国产散热控制板

SCI 期刊验证！苏黎世大学使用 ALINX FPGA 开发板实现分子动力学模拟新方案

研究者通过 27 块 ALINX AX7201 开发板构建了一个 3x3x3 的 MD 集群，每一块开发板都作为 MD 集群中一个独立的计算节点，共同构建了可扩展的分子动力学模拟系统

2025-09-22 | 苏黎世大学, ALINX, AX7201, 分子动力学

PCIe 8.0 草案发布：带宽突破 1TB/s，AI 与数据中心的底层引擎来了

9 月 20 日，PCI 特别兴趣小组（PCI-SIG）正式公布 PCIe 8.0 的 0.3 草案规范。这意味着继 PCIe 7.0 完成之后，下一代高速互连标准的研发已全面提上日程。

2025-09-22 | PCIe 8.0, AI, 数据中心, 首页推荐

如何使用 AMD Vivado™ 设计套件开发 Spartan™ UltraScale+™ FPGAs

通过观看 AMD Vivado™ 设计套件操作方法视频，了解如何设计和优化您的 AMD Spartan™ UltraScale+™ FPGA

2025-09-19 | Vivado, Spartan UltraScale+, AMD

AMD 推出 EPYC 嵌入式 4005 处理器，助力低时延边缘应用

EPYC 嵌入式 4005 系列处理器基于业经验证的 AMD 服务器技术构建，其所设计的功能特性可满足对低时延、高效设计、长寿命和经济实惠性的独特应用需求

2025-09-17 | AMD, EPYC-4005, 边缘应用

精彩推荐

如何在KR260 starter kit上应用gmii2rgmii IP

很多客户希望在PL里把GMII接口转换为RGMII接口，这就会用到gmii2rgmii converter IP。经常看到客户在使用这个IP的过程中遇到一些问题，本文给出了基于KR260 starter kit板卡应用gmii2rgmii的范例。

FPGA软核生态全景对比：六大厂商工具解析与产业选型建议

本文将深度剖析当前六大主流FPGA厂商的软核开发工具及软核实现，帮助从业者在选型与应用中做出科学判断。

MPSoC A53 AMP模式配置

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式，让整个系统既能满足性能要求,也能满足实时性要求。

PetaLinux 先决条件第 2 部分：将自定义配方/层和程序包添加到根文件系统中

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。