跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
如何在 Vivado 中查询 LUTRAM 的 BEL 属性和 LOC 属性？
几乎所有 AMD 可编程器件都具有 CLB 资源，可以在 LUT 中实现小型存储器。在网表中，这些资源被称为 LUTRAM 或分布式 RAM。
2025-01-09 |
Vivado
,
LUTRAM
,
CLB资源
FPGA频率测量的三种方法
在FPGA中，频率测量是常见的应用，通常用于信号检测、频率计数和时钟管理。以下是三种常见的FPGA频率测量方法
2025-01-09 |
FPGA
,
频率测量
YunSDR通信小课堂(第11讲)
当信号被量化时，在ADC的每个采样时刻获得的幅度值被映射到一组离散的可能幅度电平中的一个。因此，在采样和量化过程的输出端
2025-01-09 |
YunSDR
,
DSP
,
ADC
使用SystemC实现完整的AXI4协议
在本文中，我们将继续探讨，介绍如何用SystemC实现完整的AXI4协议，以实现DMA的测试。
2025-01-07 |
SystemC
,
AXI4协议
,
AMD
YunSDR通信小课堂(第10讲)
将模拟信号转换为数字等效信号时发生的两个过程分别是采样和量化。可以将采样视为将信号的时间轴转换为一组离散时刻
2025-01-07 |
YunSDR
,
DSP
,
威视锐科技
YunSDR通信小课堂(第8讲)
在发射机和接收机之间的理想无线信道可以用一根简单的电线来模拟，这意味着信号可以完美地传输
2024-12-31 |
YunSDR
,
威视锐
,
无线通信
可编程混合信号技术弥补逻辑IC的成本与密度空白
GreenPAK提供的即建即用模式的可配置硅基解决方案，使他们能够在短短几小时便可在桌面上创建出定制化ASIC
2024-12-30 |
GreenPAK
,
ForgeFPGA
,
瑞萨电子
YunSDR通信小课堂(第7讲)
在一个理想的信道中，发射器和接收器之间的信号没有衰减，但这当然是不现实的。即使在一个良好的通道中，一定程度的热噪声也必须是最低的
2024-12-30 |
YunSDR
,
威视锐
,
无线通信
Versal器件和Ultrascale Plus的PAM4 PRBS测试简介
PRBS(pseudorandom binary sequence) Pattern包括PRBS-[7/9/15/31]，可以用作不同的协议或者场景
2024-12-27 |
Versal
,
PAM4
,
PRBS
,
VCU129
GTM chip to chip仿真
Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example
2024-12-19 |
仿真
,
AMD
,
GTM
,
每日头条
YunSDR通信小课堂(第6讲)
为了在物理无线信道上发送数字数据，在载波调制之前，必须首先使用基带调制方案将其从位转换为符号。这个过程被称为基带调制
2024-12-19 |
YunSDR
,
威视锐
Versal DDRMC 如何使用Micron仿真模型进行仿真
Versal器件上DDR4硬核控制器DDRMC跑仿真时，按照IP的默认设置，在IP wizard中使能了“Internal Responder”
2024-12-17 |
Micron
,
Versal
,
DDR4
,
仿真
,
AMD
使用FPGA对40G以太网接口芯片Serdes进行测试的方法
本文简单的介绍一种通过FPGA来对基于四通道serdes的40G/10G以太网接口PMA和PCS层进行链路连接测试的方法
2024-12-16 |
FPGA
,
40G以太网
,
SerDes
SmartNIC及其在HPC中的功能浅析
在高性能计算(HPC)领域，SmartNIC获得了巨大的吸引力。为了实现最高性能，HPC环境需要高处理能力、高效的数据移动和高速互连
2024-12-16 |
SmartNIC
,
HPC
,
AI技术
YunSDR通信小课堂（第5讲）
开放系统互连(OSI)模型由国际标准组织(ISO)和国际电工委员会于1984年首次发布，其目的是“为系统互连目的的标准开发协调提供共同基础
2024-12-13 |
YunSDR
,
威视锐
‹‹
136 中的第 5
››
