新闻 | FPGA 开发圈

小芯片，大智慧！莱迪思新一代FPGA如何撬动AI与边缘计算的千亿蓝海？

在“AI下沉、万物智能”的浪潮之下，低功耗、小尺寸、快速部署的可编程逻辑器件正成为边缘设备的关键算力支点。

2025-07-17 | 莱迪思, 边缘计算, AI, 首页推荐

智多晶HDMI传输Demo：用 FPGA实现4K高清图像秒传

FPGA在图像传输领域扮演着非常重要的角色，FPGA的SerDes在图像传输领域是实现高速串行通信的核心技术，尤其在处理高分辨率、大带宽图像数据时发挥了关键作用

2025-07-17 | 智多晶, HDMI传输, 图像传输, FPGA 应用

莱迪思迁址上海新办公室，以支持在华业务持续增长‌

新办公室升级了客户创新中心，旨在帮助客户加速产品上市，深化与中国伙伴的协同创新。

2025-07-17 | 莱迪思

Microchip打出“太空王牌”：抗辐射FPGA加速航天系统智能化进程

RTPF500ZT在抗单粒子闩锁（SEL）性能和在轨可重编程能力上领先行业，可直接服务于高轨卫星、深空探测器等对稳定性要求极致苛刻的任务。

2025-07-16 | Microchip, FPGA加速, RTPF500ZT, 首页推荐

AMD FPGA 助力打造动态数据加密解决方案

该公司为关键基础架构提供高性能、高成本效益解决方案，确保无缝过渡到量子安全加密

2025-07-16 | FPGA 应用, 数据加密, Sitehop

AMD 更新 Kria 入门套件，为边缘 AI 提供更清晰视觉体验

升级版套件面向全球开发者社区开放，可用于多种用例的原型设计和评估。使用 KV260 入门套件快速启动您的开发工作，并利用 AMD Kria 入门套件快速将产品推广市场

2025-07-16 | KRIA, 边缘AI, kv260

易灵思携手南京大学集成电路学院成功举办“深度学习与硬件加速”暑期课程

本次课程为期5天，面向大三本科生，旨在通过理论与实践结合的方式，帮助学生掌握FPGA硬件加速与TinyML的前沿技术，培养集成电路与人工智能交叉领域的创新人才。

2025-07-15 | 易灵思, 南京大学, FPGA, TinyML

解锁思尔芯Genesis芯神匠虚拟原型平台：混合仿真与多元应用实践

该平台具备高度可扩展性和灵活性，能满足不同芯片设计项目需求。开发人员可利用Genesis VP提供的丰富组件和工具

2025-07-15 | 思尔芯, Genesis, 混合仿真, 原型验证

Zynq UltraScale+ ZU7EV 异构开发板 BZ10，轻松实现 AI 视觉 4K 图像处理

ALINX BZ10 搭载 AMD Zynq UltraScale+ MPSoC EV 系列核心器件 ZU7EV，集成四核 ARM Cortex-A53 应用处理器、双核 ARM Cortex-R5 实时处理器

2025-07-15 | Zynq UltraScale+, BZ10, AI, 图像处理

思尔芯超大容量S8-100，简化并加速开芯院香山昆明湖16核RISC-V+NOC验证

S8-100搭载高性能AMD VP1902芯片，通过硬件升级显著提升了系统性能——单核等效1亿门容量，并具有丰富的资源和强大的可扩展性

2025-07-14 | 思尔芯, S8-100, 芯神瞳, 原型验证

使用 Xilinx FPGA 启用 AFE79xx SPI 的指南

本教程介绍了使用 Xilinx Vivado 和 Vitis 开发环境为德州仪器AFE79xx EVM 启用串行外设接口 (SPI) 和非时序关键型通用输出以及配套的 LMK 系列时钟芯片的过程

2025-07-11 | FPGA, AFE79xx, ZCU102

嵌入式应用如何兼顾高性能与低功耗？Agilex™ 5 FPGA 和 SoC 给出答案

本文阐述了 Agilex™ 5 FPGA E 系列如何通过硬核内存控制器和增强型 I/O 组，简化时序收敛、降低动态和静态功耗，并高效实现低电压、高带宽的内存技术。

2025-07-10 | Agilex-5, Altera

LSSD技术：高速LVDS接收相位自动调整方案

在当今高速数据传输领域，随着 LVDS 信号传输速率的不断提高，信号每位所占用的时间窗口不断减小，这使得采样时钟对信号的采样点在其有效区间采样的准确性降低

2025-07-10 | LSSD技术, LVDS, 智多晶

MATLAB 与 AMD Vitis™ HLS 协同工作，助力提升生产力

作为 MATLAB® R2025a 版的一部分，AMD Vitis™ HLS 开发人员现在可以使用强大而简化的流程，直接从 MATLAB（.m code）环境生成 Vitis HLS C++ 代码。

2025-07-09 | Matlab, Vitis-HLS

AMD 赋能驾乘监控系统

AMD 深耕汽车行业多年，在驾驶员监控系统（ DMS ）领域积淀深厚，这些系统深度集成于 L2、L2+ 和 L3 级车辆中

2025-07-09 | AMD, 驾乘监控系统, Zynq-MPSoC

精彩推荐

如何在KR260 starter kit上应用gmii2rgmii IP

很多客户希望在PL里把GMII接口转换为RGMII接口，这就会用到gmii2rgmii converter IP。经常看到客户在使用这个IP的过程中遇到一些问题，本文给出了基于KR260 starter kit板卡应用gmii2rgmii的范例。

FPGA软核生态全景对比：六大厂商工具解析与产业选型建议

本文将深度剖析当前六大主流FPGA厂商的软核开发工具及软核实现，帮助从业者在选型与应用中做出科学判断。

MPSoC A53 AMP模式配置

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式，让整个系统既能满足性能要求,也能满足实时性要求。

PetaLinux 先决条件第 2 部分：将自定义配方/层和程序包添加到根文件系统中

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。